暂无搜索历史
JESD204B是逻辑器件和高速ADC/DAC通信的一个串行接口协议，在此之前，ADC/DAC与逻辑器件交互的接口大致分为如下几种。
高层次综合（High-level Synthesis）简称HLS，指的是将高层次语言描述的逻辑结构，自动转换成低抽象级语言描述的电路模型的过程。
如果要在Xilinx的FPGA上使用万兆以太网通信，大致有三种方法构建协议栈。第一种使用GTX等Serdes作为底层的PHY，上层通过HDL实现构建MAC和IP...
随着科学技术的高速发展，FPGA在系统结构上为数字图像处理带来了新的契机。图像中的信息并行存在，因此可以并行对其施以相同的操作，使得图像处理的速度大大提高，这正...
以后机会多多，慢慢分享一些项目开发以及学习方面的内容，欢迎各位大侠一起切磋交流。也欢迎进群交流，文章末尾有进群方式。话不多说，上货。
大侠好，欢迎来到FPGA技术江湖，江湖偌大，相见即是缘分。大侠可以关注FPGA技术江湖，在“闯荡江湖”、"行侠仗义"栏里获取其他感兴趣的资源，或者一起煮酒言欢。...
川普的关税政策出来有几天了，市场波动比较大，我们也一直没有发这方面的文章，刚好今天看到一篇花旗的研报，我们看下花旗是如何分析目前关税政策下面的半导体市场？
频繁杂乱的鸣笛声，不但给周边居民的生活质量造成很大影响，而且增加了驾驶员的疲劳，影响行驶安全，并使乘客和行人在出行时倍感烦躁不安。在大多 数城市的道路上，时常出...
画时序/波形图的小工具，可以在线或者离线使用，支持WIN或Liunx系统，唯一不足的是，需要通过代码控制波形（个人观点）。
下午有个朋友问我，现在AI发展这么快，怎么没听过FPGA有什么动静，难道FPGA就真的搭不上AI这趟列车了吗？
这篇文章再来看一篇新鲜出炉的论文，是上海交大和清华大学共同发表的一篇论文。这篇论文获得了FPGA 2025最佳论文奖，是用FPGA对视频生成大模型进行加速优化，...
系统性的掌握技术开发以及相关要求，对个人就业以及职业发展都有着潜在的帮助，希望对大家有所帮助。后续会陆续更新 Xilinx 的 Vivado、ISE 及相关操作...
今天给大侠带来的是一周掌握FPGA Verilog HDL 语法，今天开启第七天，也就是最后一天。
今天给大侠带来的是一周掌握FPGA Verilog HDL 语法，今天开启第六天。
大侠好，欢迎来到FPGA技术江湖，江湖偌大，相见即是缘分。大侠可以关注FPGA技术江湖，在“闯荡江湖”、"行侠仗义"栏里获取其他感兴趣的资源，或者一起煮酒言欢
今天给大侠带来的是一周掌握FPGA Verilog HDL 语法，今天开启第二天。上一篇提到了整数型以及参数型，此篇我们继续来看变量以及后续其他内容，结合实例理...
今天给大侠带来的是一周掌握FPGA Verilog HDL 语法，今天开启第一天，下面咱们废话就不多说了，一起来看看吧。
