近年来，随着嵌入式控制与功率电子的融合，基于 FPGA/SoC 的电机控制越来越受到关注。特别是 矢量控制（Field Oriented Control, FO...

IDELAYCTRL 是 Xilinx FPGA（特别是支持高速 I/O 的系列，如 Virtex-5/6/7、Kintex-7、Artix-7、Spartan...

- 在 Vivado 工具中例化 Xilinx V7 系列的 PCIe Endpoint（EP）IP 核时，会遇到配置选项 「Extended Tag Fiel...

Zynq这个词很容易让人联想到zinc，也就是电池、日光屏、合金制品和药品中最常见的化学元素锌。锌与其他金属的合金可实现增强型功能，根据合金的不同对象表现为不同...

Xilinx的ZYNQ系列FPGA是二种看上去对立面的思想的融合，ARM处理器的串行执行+FPGA的并行执行，着力于解决大数据处理、人工智能等复杂高性能算法处理...

——来自 Shinshu University 的最新设计揭示低位宽算术硬件化的新途径

周报汇总地址：http://www.armbbs.cn/forum.php?mod=forumdisplay&fid=12&filter=typeid&type...

面对数据中心网络性能瓶颈，Open-NIC 项目由 Xilinx 推出，提供了一个开源 FPGA-based NIC 平台，帮助开发者与研究者轻松实现硬件网络加...

本篇主要讨论Xilinx FPGA中时钟资源：DCM、PLL、MMCM和CMT相关介绍

COE（Coefficient）文件是一种纯文本文件，用于向Xilinx设计工具（如Vivado和ISE）初始化块存储器（Block RAM, BRAM） 或配...

BRAM和Slicem虽然都能存储数据，但它们在结构、特性、适用场景上有着本质的区别，互为补充而非替代。

为了保证成功的设计，所有路径的时序要求必须能够让执行工具获取。最普遍的三种路径以及异常路径为：

偶尔需要在Demo班上进行I2C的测试，但是demo板子上没有对应的I2C设备，可以通过EMIO将2个PS I2C

有客户有需求，希望能够实现RPU 以及BIT文件的单独升级；BOOT.BIN中其他部分不做升级。

https://github.com/Xilinx/embeddedsw/tree/master/XilinxProcessorIPLib/drivers/wd...

很多客户希望能够在Linux服务上部署开发环境（Vitis/Vivado/Petalinux），由于客户服务器管理比较严格，使用docker是一个不错的选择。

如果要在Xilinx的FPGA上使用万兆以太网通信，大致有三种方法构建协议栈。第一种使用GTX等Serdes作为底层的PHY，上层通过HDL实现构建MAC和IP...

在FPGA开发过程中不可避免的要使用到一些IP，有些IP是很复杂的，且指导手册一般是很长的英文，仅靠看手册和网络的一些搜索，对于复杂IP的应用可能一筹莫展。

在帮助客户bring up板子时，有时会遇到极端情况，客户的板子第一版ddr无法使用，需要改版，为了尽量不拖延项目进度，需要在ddrless的情况继续调试，比如...