面对数据中心网络性能瓶颈，Open-NIC 项目由 Xilinx 推出，提供了一个开源 FPGA-based NIC 平台，帮助开发者与研究者轻松实现硬件网络加...

本篇主要讨论Xilinx FPGA中时钟资源：DCM、PLL、MMCM和CMT相关介绍

COE（Coefficient）文件是一种纯文本文件，用于向Xilinx设计工具（如Vivado和ISE）初始化块存储器（Block RAM, BRAM） 或配...

BRAM和Slicem虽然都能存储数据，但它们在结构、特性、适用场景上有着本质的区别，互为补充而非替代。

为了保证成功的设计，所有路径的时序要求必须能够让执行工具获取。最普遍的三种路径以及异常路径为：

偶尔需要在Demo班上进行I2C的测试，但是demo板子上没有对应的I2C设备，可以通过EMIO将2个PS I2C

有客户有需求，希望能够实现RPU 以及BIT文件的单独升级；BOOT.BIN中其他部分不做升级。

https://github.com/Xilinx/embeddedsw/tree/master/XilinxProcessorIPLib/drivers/wd...

很多客户希望能够在Linux服务上部署开发环境（Vitis/Vivado/Petalinux），由于客户服务器管理比较严格，使用docker是一个不错的选择。

如果要在Xilinx的FPGA上使用万兆以太网通信，大致有三种方法构建协议栈。第一种使用GTX等Serdes作为底层的PHY，上层通过HDL实现构建MAC和IP...

在FPGA开发过程中不可避免的要使用到一些IP，有些IP是很复杂的，且指导手册一般是很长的英文，仅靠看手册和网络的一些搜索，对于复杂IP的应用可能一筹莫展。

在帮助客户bring up板子时，有时会遇到极端情况，客户的板子第一版ddr无法使用，需要改版，为了尽量不拖延项目进度，需要在ddrless的情况继续调试，比如...

大侠好，欢迎来到FPGA技术江湖，江湖偌大，相见即是缘分。大侠可以关注FPGA技术江湖，在“闯荡江湖”、"行侠仗义"栏里获取其他感兴趣的资源，或者一起煮酒言欢。...

前面在讲解HDMI接口之前，讲解过IDDR、ODDR、OSERDESE2、IBUF等原语，之后一直有读者在问什么时候更新ISERDESE2这个原语。前文讲解过这...

Xilinx 7系列FPGA全系所支持的GT，GT资源是Xilinx系列FPGA的重要卖点，也是做高速接口的基础，GT的意思是Gigabyte Transcei...

接触了几个搞FPGA的大佬，可恶，觉得酷死了。本来想搞个国产的FPGA学习的，后来看了看资料，感觉还是用老牌的东西上吧。

最近项目需要用到差分信号传输，于是看了一下FPGA上差分信号的使用。Xilinx FPGA中，主要通过原语实现差分信号的收发：OBUFDS（差分输出BUF），I...

FPGA并没有像软件那样用已有的cache，FPGA的HLS编译器会在FPGA中创建一个快速的memory architecture以最好的适应算法中的数据样式...

学习如何在 MYIR 的 ZU3EG FPGA 开发板上部署 Tiny YOLO v4，对比 FPGA、GPU、CPU 的性能，助力 AIoT 边缘计算应用。

随着网络视频平台的发展，用户对于4K高清画质的需求日益增长。然而，许多用户发现，即使购买了视频平台的会员，观看4K内容时画质却不如预期，有时甚至还会出现模糊、卡...