icsoc

腾讯云

开发者社区

文档建议反馈控制台

首页

文章/答案/技术大牛

发布

LV0

发表了文章 13天前2025-04-09 14:54:17

IC设计中值得了解的小知识（二）

对同步数字电路做 STA 的时候，经常会遇到异步复位的相关时序检查。最常见的就是 Recovery 时序检查和 Removal 时序检查。

icsoc 13天前2025-04-09 14:54:17

模型、设计、事件、同步、异步

发表了文章 2025-03-102025-03-10 12:59:48

IC设计中值得了解的小知识（一）

IC 设计中经常碰到一些或熟悉或陌生的概念，时间允许的话总会做些 search 或 research 的工作，希望这些日积月累的小知识能内化为厚积薄发的工作能力...

icsoc 2025-03-102025-03-10 12:59:48

工作、互联网、设计、芯片、迁移

发表了文章 2025-03-102025-03-10 12:59:07

使用Verdi的小技巧（六）

在数字集成电路设计中，成熟的设计团队都会提供大量经过验证、可以可靠复用的模块，以便新的设计可以最大程度通过搭积木的方式进行，一方面是节省人力和时间，另一方面是避...

icsoc 2025-03-102025-03-10 12:59:07

同步、统计、工具、技巧、设计

发表了文章 2022-11-232022-11-23 14:50:28

对PAM-3编码的一些理解

最近USBIF官宣了USB4的升级版本，带宽将从目前的40Gbps提高到80Gbps。

icsoc 2022-11-232022-11-23 14:50:28

bit、excel、usb、编码、效率

发表了文章 2022-03-282022-03-28 17:57:28

IC设计中值得解决的小问题（六）

meld 是个不错的图形界面的比较合并工具。而常用的版本控制软件 svn 默认的版本比较工具相对简单，遇到复杂的比较场景时就不那么直观了。

icsoc 2022-03-282022-03-28 17:57:28

svn

发表了文章 2022-03-282022-03-28 17:57:09

使用Verdi的小技巧（四）

其实日常的频繁、快速地查看 Verilog 源代码，一般是在独立的文本编辑器中完成的。比如，VCS 编译产生的 log 文件中，对应的 Warning、Erro...

icsoc 2022-03-282022-03-28 17:57:09

编程算法、面向对象编程、ide

发表了文章 2022-01-182022-01-18 10:48:11

IC设计中值得解决的小问题（五）

这一期主要分享几个 Windows 的使用小技巧，感觉对于平时的 IC 设计工作也挺有帮助。

icsoc 2022-01-182022-01-18 10:48:11

windows、命令行工具

发表了文章 2022-01-182022-01-18 10:47:21

如何“正确”使用技术词汇

大家知道，VESA 是视频电子标准协会的英文简称。它主导制定了一系列音视频领域的工业标准。最为大众熟知的标准之一就是 DisplayPort，还有目前在电视、显...

icsoc 2022-01-182022-01-18 10:47:21

发表了文章 2021-11-122021-11-12 14:51:27

IC设计中值得解决的小问题（四）

做 IC 设计，难免要阅读大部头的 PDF 文档。目前免费好用的 PDF 阅读器莫过于 Adobe Acrobat Reader DC。正式、质量好的 PDF ...

icsoc 2021-11-122021-11-12 14:51:27

acrobat、adobe、pdf、set、vim

发表了文章 2021-11-122021-11-12 14:51:10

IC设计中值得解决的小问题（三）

对职场中人来说，邮件是非常重要的交流方式和信息获取渠道。相当多的企业部署了微软的 Exchange 企业邮件系统，那么 Outlook 自然就是使用最多的多平台...

icsoc 2021-11-122021-11-12 14:51:10

office、outlook、verilog、visio、word

发表了文章 2021-11-122021-11-12 14:50:53

IC设计中值得解决的小问题（二）

IC 设计一般来说都是在 Linux 服务器上完成的，频繁的启动、结束 EDA 工具，生成、删除临时数据，难免会出现类似 .nfs000xxx 的文件。当尝试使...

icsoc 2021-11-122021-11-12 14:50:53

linux、hostname、pid、terminal、进程

发表了文章 2021-08-182021-08-18 10:31:04

IC设计中值得解决的小问题（一）

数字前端设计流程中，.lib 后缀的文件通常是 Synopsys Liberty 文件。这是一种描述单元时序、功耗等参数的文本文件。平时难免需要用文本工具去查看...

icsoc 2021-08-182021-08-18 10:31:04

ide

发表了文章 2021-08-182021-08-18 10:30:24

使用Verdi的小技巧（三）

使用 Verdi 的过程中，难免会碰到表示某种变化量的多位宽数字信号，我们关心的是它的变化趋势。今天主要聊聊数字信号的模拟化呈现。

icsoc 2021-08-182021-08-18 10:30:24

fifo、file、set、target

发表了视频 2021-02-232021-02-23 09:58:07

9分11秒

芯片设计流程科普

2021-02-23

发表了视频 2021-02-072021-02-07 11:28:55

5分9秒

如何正确使用技术词汇

2021-02-07

回答了问题 2021-02-072021-02-07 10:32:05

【有奖互动】新年将至，如何过一个技术范的新年？

123回答

腾讯云开发者社区

icsoc回答于 2021-02-072021-02-07 10:32:05

//Verilog module cny; initial begin $display($time,”Happy Chinese New Year !”); $finish; ...... 展开详请

赞0 收藏0 评论0

//Verilog module cny; initial begin $display($time,”Happy Chinese New Year !”); $finish; ...

发表了文章 2021-01-182021-01-18 11:13:46

【技术创作101训练营】芯片设计流程概要

嗨，大家好。我是韩京飞，网名icsoc。我是一名芯片设计工程师，网名icsoc就是集成电路（integrated circuit）和片上系统芯片（system ...

icsoc 2021-01-182021-01-18 11:13:46

腾讯云开发者社区

发表了文章 2020-11-252020-11-25 15:22:26

Win10 WSL + Linux 开源 EDA（三）

上一篇我们安装了开源 Verilog 仿真器 EpicSim。既然是仿真，就会有通过波形 debug 的需求。这篇我们来安装一款开源的 VCD 波形查看器， G...

icsoc 2020-11-252020-11-25 15:22:26

音视频点播加速、开源、gui、linux、bash

发表了文章 2020-11-252020-11-25 15:17:12

Win10 WSL + Linux 开源 EDA（二）

上一篇我们在一台 Win10 家庭版电脑上安装了 WSL 2 的 Ubuntu 16.04 LTS，这篇我们将安装一款开源的 Verilog 仿真器，EpicS...

icsoc 2020-11-252020-11-25 15:17:12

开源、打包、http、c++、ubuntu

发表了文章 2020-11-032020-11-03 10:46:07

Win10 WSL + Linux 开源 EDA（一）

集成电路从业人员用到的 EDA 工具大部分都是基于 Linux 操作系统，而我们生活中常用的 PC 操作系统以 Windows 最为普及。当我们暂时脱离正式工作...

icsoc 2020-11-032020-11-03 10:46:07

ubuntu、linux、开源、windows

12 3 下一页

个人简介

暂未填写公司和职称
暂未填写个人简介
暂未填写技能专长
暂未填写学校和专业
暂未填写个人网址
暂未填写所在城市
加入社区时间：2020-06-23

个人成就

获得 91 次赞同
文章被阅读 74.9K 次

关注了：1关注者：44