KIOXIA：PCIe 6.0 SSD最新动态

数据存储前沿技术

发布于 2025-02-11 19:30:37

1250

全文概览

文末材料由KIOXIA America, Inc.发布，介绍了PCIe 6.0技术及其对存储设备的影响。

文章首先回顾了PCIe技术的发展历程，从2003年推出以来，其带宽和性能不断提升，以满足现代计算硬件和应用的需求。随后，详细讨论了PCIe 6.0的改进特性，包括双倍的传输速度、PAM4编码、错误校正机制和更有效的流量控制，这些都旨在提高数据传输效率和降低功耗。

文章还探讨了PCIe 6.0 SSD的市场应用前景，指出尽管面临信号完整性挑战和高热管理需求，但该技术仍可大幅减少存储系统中的驱动器和服务器数量，同时提供更高的性能和更低的TCO（总拥有成本）。最后，强调了优化应用程序和适应新生态系统的重要性，并预测了PCIe 6.0 SSD的市场发展轨迹。此外，文中还提及了KIOXIA在这一领域的最新进展和产品演示，展示了公司在推动高性能存储技术方面的能力和承诺。

PCIe 背景介绍

PCI Express®为突破并行总线的局限性而生，于 2003 年推出。
PCIe 带宽显著增长，以满足现代计算硬件和应用的需求。
NVMe® 规范首次制定于 2011 年。
主要的硬盘形态包括：AIC、2.5 英寸和 M.2。
第一批 KIOXIA NVMe SSD 产品覆盖了主要 PCIe 版本：
- PCIe 3.0：CM5 系列于 2017 年发布。
- PCIe 4.0：CM6 系列于 2020 年发布。
- PCIe 5.0：CM7 系列于 2022 年发布。

Quote

并行总线有哪些局限性？

1. 带宽有限

并行总线的速度通常受限于其信号同步性问题，尤其是在更高频率下，信号的时间偏移（skew）变得显著，限制了整体性能。
每个通道需要分担带宽，因此总带宽的扩展能力有限。

2. 信号完整性问题

并行总线在传输过程中，信号间可能会出现干扰（Crosstalk），随着传输速度的提高，这种干扰变得更严重，导致数据传输错误。
线路越多，信号同步越难，尤其是长距离传输。

3. 同步问题

并行总线要求多个信号通道在同一时刻传输和到达数据，但由于物理特性（如信号延迟的差异），难以保证所有信号同时到达，导致数据错误。
信号延迟的累积可能需要额外的校正逻辑，从而增加复杂性。

4. 扩展性差

并行总线的设计在硬件上需要更多的传输通道（更多的引脚和电缆），这会增加系统的物理复杂性，限制了硬件的扩展能力。
随着需要更高的传输速率，增加通道数量会导致成本急剧上升。

5. 功耗较高

并行传输需要多根数据线同时工作，导致功耗较高。
尤其在高频率操作时，功耗会进一步增加，不适合现代高效节能的需求。

PCIe 的改进之处

PCIe 是一种串行总线架构，通过点对点连接（每条通道只有一对信号线）和分层协议实现以下改进：

更高的带宽每个通道速度更快，多个通道组合（如 x16）也能提供超高带宽。
更好的信号完整性点对点连接减少了信号干扰和同步问题。
高扩展性通过增加通道数量（x1、x4、x8、x16 等）灵活调整带宽。
更低功耗点对点架构显著降低了并行传输的高功耗问题。

并行总线的局限性促成了PCIe这种现代高速串行架构的诞生，成为主流标准。

多代次产品介绍

图片概述了 PCIe 技术从 3.0 到 5.0 的改进细节以及与之配套的 NVMe 存储设备形式。以下是主要改进点：

PCIe 3.0通过 128b/130b 编码改进提高了带宽利用率；主要用于 M.2 和插卡形态。
PCIe 4.0进一步优化了延迟、通道裕度，支持更复杂的硬件（如重定时器）；驱动器形态扩展到 E1.L 和 E1.S。
PCIe 5.0支持最新的 CXL 技术（扩展计算能力），并改进了物理层，驱动器形态拓展到 E3.S/E3.L，适应高性能和高容量需求。

每代 PCIe 的改进不仅提高了性能，还扩展了存储设备的形态，满足了从企业到数据中心不同的应用场景需求。

PCIe 6.0 技术改进

改进内容（Improvements）：

总体带宽从 32 GT/s 提升至 64 GT/s（翻倍）。
使用 PAM4（脉冲幅度调制 4）技术。
引入前向纠错（Forward Error Correction, FEC）和循环冗余校验（Cyclic Redundancy Check, CRC）。
流控制单元（FLIT）：固定流控制单元大小。
支持 L0p 模式和动态通道宽度变化，以提高功耗效率。

更多关于 PCIe 发展历程和特性，可阅读：

关于PCIe，你不知道的是

支持功能（Enables）：

支持性能更高的 NVMe™ SSD。
支持 CXL® 3.0（计算加速互联）。
支持 800 千兆以太网网络（800 Gigabit Ethernet Networking）。
支持更快速的人工智能和高性能计算处理

随着 PCIe 6.0 的引入，对企业级和数据中心 SSD 提出了更高的设计要求：

形态需求E3.S 和 E3.L 是优选的驱动器外形，用于优化信号完整性和性能。
散热挑战更高的功耗需要改进机箱冷却系统和更高效的散热策略。
通道优化PCIe 6.0 的动态通道减少功能（如 L0p 模式）提升了效率，减少了硬件资源需求。
速度需求要实现完整性能，需引入新一代硬件（SoC 和 DDR5）以及更快的 NAND 接口速度。
性能瓶颈要达到 PCIe 6.0 的峰值性能，队列深度需要超过 512。

图片还强调了在 SSD 设备上，业界正向 1T 厚度的 NAND 设计标准统一，为未来的设备设计和生产提供了一致性方向。

PCIe SSD市场成熟度

左图是KIOXIA 总结的：典型SSD 成熟度路线，区分6个阶段，每个阶段的持续时间。

右侧表格：当前市场上的 PCIe SSD落地情况

PCIe 各代 SSD 的市场进程时间表（2022-2028）：

PCIe 3.0 SSD：2024 年进入停产阶段（Ph 5），2025 年停止支持（Ph 6）。
PCIe 4.0 SSD：从 2022 年的 Ph 2 到 2028 年持续在 Ph 4（下量阶段）。
PCIe 5.0 SSD：2022 年开始 Ph 2，2023 年进入 Ph 3，未来几年维持在 Ph 3（上量阶段）。
PCIe 6.0 SSD：2022-2025 年在规划和生态系统阶段（Ph 0 和 Ph 1），预计 2028 年达到 Ph 2（认证与发布阶段）。
客户认证时间因最终用途的复杂性，可能需要 3 个月到接近 2 年。
重大技术的转换总会因“成长中的痛点”增加认证时间。
PCIe 6.0 的真正普及和大规模生产要到 2028 年才会发生。

PCIe 6.0 的场景价值

考虑一个需要约 500 TB 存储容量的应用

存储整合能力：
- PCIe 6.0 SSD 的高容量（15.36 TB）和高性能（896 GB/s 的带宽、224M IOPS）允许更少的驱动器和服务器满足相同存储需求（500 TB），减少设备数量。
- 相比 PCIe 5.0，PCIe 6.0 保持相同驱动数量时性能显著提升。
效率与功耗：
- 尽管 PCIe 6.0 的总功耗比 PCIe 5.0 高一些（1,280 瓦对比 800 瓦），但其性能和吞吐量成倍增长，使其更高效。
总体拥有成本（TCO）优化：
- 减少硬件数量意味着节省设备成本、空间和维护成本，同时实现高性能和低延迟。

PCIe 6.0 的引入显著提高了存储系统的效率和性能，为企业和数据中心提供了更具成本效益的解决方案。