AI驱动的半导体产业转型：技术突破与全球机遇

本文内容来源于SemiVision创始人陈熙博士在2025年9月4-6日“光电合封CPO及异质异构集成技术创新大会”的演讲内容，经Semivision授权整理发表。

一、Semivision简介与报告核心框架

Semivision秉持“Insights Drive Decisions”（洞察驱动决策）的理念，本次报告围绕“AI驱动的半导体产业转型”展开，核心框架涵盖三大板块：AI驱动的半导体创新演进、半导体领域的新动态、机遇与地缘政治，同时辅以半导体产业发展的历史脉络与生态格局分析，为理解当前半导体技术突破与全球机遇提供全景视角。

二、AI驱动的半导体创新演进 （一）从蒸汽机到硅基：四次工业革命的技术迭代

半导体产业的崛起离不开工业革命的持续推动。第一次工业革命以1769年詹姆斯·瓦特发明蒸汽机为标志，开启了机械化时代；第二次工业革命中，1866年维尔纳·冯·西门子的发电机、1886年卡尔·本茨的汽车、1946年宾夕法尼亚大学的ENIAC计算机、1981年IBM的个人电脑推动人类进入电气化时代；第三次工业革命迎来信息化浪潮，1990年互联网的诞生以及2007年苹果iPhone的发布，2015年OpenAI推出大语言模型（LLM）、2018年AI服务器落地，逐步构建起数字世界的基础；第四次工业革命聚焦智能与互联，2023年人形机器人走向实用化，未来还预计在2035年实现核聚变技术的突破，而半导体作为核心支撑，始终贯穿于技术迭代的核心环节。 （二）AI渗透全行业：重塑产业运营与创新模式

当前，各行业的企业与组织正广泛整合AI技术，以显著提升业务运营的速度与效率。通过AI挖掘业务流程的深度洞察，既能改善客户体验，又能降低运营成本，成为推动创新突破的关键。具体应用场景覆盖多个领域：在安全与服务层面，有AI驱动的网络安全、智能客户支持；在自动化层面，包括智能文档处理、自动驾驶汽车、自主配送、智能工业机器人及协作机器人（cobots）；在工业制造层面，AI驱动的质量控制、预测性维护、全球边缘集成成为重要助力；在城市与科技层面，AI赋能的智慧城市、大规模AI模型训练、虚拟AI超级计算机、自主无人机、超低延迟AI应用、实时AI推理等不断拓展边界。技术支撑上，全栈AI、NVIDIA AI Enterprise、AI优化基础设施、机器人云服务、可扩展AI平台、CUDA-X多样化应用及丰富的开发者生态系统，为这些场景落地提供了保障。 （三）封装的关键地位：从后端步骤到性能“决定者”

在AI芯片性能竞争中，封装已不再是单纯的后端加工步骤，而是决定AI芯片运行速度与上限的核心。从尺寸与密度演进来看，过去的半导体封装以N10 SoC、N7 SoC为代表，规模相对有限；当前则发展到N5 SoIC、3.3X N5 SoIC，性能与集成度显著提升；未来还将迈向N3/N2 SoIC、5.5X9.5X A16 SoIC，进一步突破技术边界。不同应用场景对封装规模需求差异明显，HPC Cloud领域需较大规模封装（如2X、3.3X、5.5X等）以支撑高性能计算，而Edge领域则倾向于紧凑尺寸（<1.5X，甚至<0.3X）与低成本封装，TESLA相关技术也在推动这一趋势落地。 （四）AI/HPC供应链现状与交付周期

当前 AI/HPC 供应链已形成清晰的分工体系，涵盖 AI 与软件、系统 IP、Chiplet / 芯片、CoWoS 制造与堆叠设计等核心环节。超大规模企业如 NVIDIA、Broadcom、Marvell、MTK 主导前端设计；台积电、英特尔、三星凭借先进工艺，承担芯片制造与 2.5D/3D 封装任务；ASE、Spil 等企业负责 Chiplet / 芯片的封装与测试；同时还有 ASIC 一站式服务为 HPC/AI 技术平台提供支撑。

以 NVIDIA AI 服务器机架的交付周期为例，整个流程总计需 6.5-9 个月：台积电晶圆制造环节耗时 3.5-4 个月，CoWoS 封装需 1.5-2.5 个月，KYEC 测试环节约 2.5 周，最后 GPU 模块、托盘组装与机架组装还需 1.5-2.5 个月。参与这一过程的制造企业覆盖全球，包括中国台湾的富士康、纬创、广达、英业达等，中国大陆的浪潮、曙光、联想、H3C，以及美国的 HPE、戴尔、思科、超微等。 （五）AI加速器内存带宽与HBM的发展差距

AI加速器对内存带宽的需求持续攀升，已逐步超越传统内存，HBM（高带宽内存）成为关键解决方案。从发展趋势看，2013年起，XPU搭配的HBM版本从HBM2逐步升级至HBM2E、HBM3，未来还将在2027年（预估）推出HBM3E，带宽与容量不断提升。但内存需求与HBM容量之间仍存在差距，假设LLM参数和梯度采用16位精度、优化器状态采用32位精度，HBM容量增长速度尚难完全匹配内存需求的增长。 从具体参数对比来看，NVIDIA GB200作为基准，计算能力达2475 TFLOPS，HBM容量192 GB，HBM带宽8 TB/s，扩展I/O带宽900 GB/s，采用电信号I/O；下一代AI SoC在性能上实现显著提升，计算能力达5940 TFLOPS（为基准的2.4倍），HBM容量288 GB（为基准的1.5倍），HBM带宽10 TB/s（为基准的1.25倍）；其中一款下一代AI SoC延续电信号扩展I/O，带宽1800 GB/s（为基准的2倍），另一款则采用光信号I/O，带宽大幅提升至5120 GB/s（约为基准的5.7倍），突破电信号传输的带宽瓶颈。 （六）先进封装生态系统与IC基板发展

先进封装依赖庞大且相互关联的供应链，从晶圆、凸点到薄膜、基板和特种化学品，每个环节均有领先供应商协作，共同支撑高性能、可靠的下一代芯片（因参与者众多，以下仅列代表性企业）。

先进IC基板的发展方向聚焦多维度技术突破，包括精细凸点间距、精细走线间距、精细过孔间距、异质集成、嵌入式无源基板；Si节点方面，台积电（TSMC）的技术路线清晰，从2020年的N7、2022年的N5，到2025年的N3、2026年的N2，其中N2节点将采用新型Cu RDL；功率传输需求从100W提升至>500W，需搭配高PTH密度、厚Cu多层板、嵌入式无源元件；台积电CPO平台平台还采用低 Df 材料、低蚀刻化学物质与厚电介质，支持 50μm CPO 的大尺寸、高层数设计；高速传输速率持续升级，从56Gbps逐步迈向112Gbps（2021年）、224Gbps（2024年）、448Gbps（2026年）。

（七）2.5D/3D封装技术与演进路径

2.5D与3D封装技术呈现多企业、多技术路线并行发展的格局。台积电（TSMC）推出CoWoS-S、CoWoS-R、CoWoS-L、SoIC等技术；英特尔（Intel）有Foveros-S、Foveros-R、Foveros-B、Foveros-3D、EMIB系列；日月光（ASE）开发2.5 Si TSV、FOCoS-CL、FOCoS-B等；安靠（Amkor）拥有2.5D TSV、S-SWIFT、S-Connect、WL3D；三星（Samsung）推出I-Cube S、R-Cube、I-Cube E、X-Cube；长电科技（JCET）则有XDFOI-T、XDFOI-O、XDFOI-B；HT-Tech也开发了eSinc、TFME、VISionS等技术。这些技术的核心结构包括硅桥（部分嵌入中介层）、硅中介层、RDL、3D堆叠、基板等，为不同场景提供适配方案。

从半导体封装整体演进来看，以台积电先进封装为例，过去的技术涵盖倒装芯片（Flip-Chip）、InFO、InFO-Speoialty、InFO-oS、InFO-SoW、InFO-LSI、FcBGA、CoWoS-S，主要满足当时移动、消费电子等领域需求；当前技术如CoWoS-R、CoWoS-R/L、WMCM、WMCM+CoWos-R、2.5D RDL、SoIC，已能支撑AI/HPC、汽车等高性能场景；未来则将聚焦CoPoS（Chip-on-Panel-on-Substrate）与光互连技术，突破电信号传输的物理限制，专为需超低延迟、大规模扩展的大型AI系统设计，这也使台积电成为后摩尔时代异质集成的核心推动者。这些封装技术广泛应用于AI/HPC、CPU、网络交换机、汽车、移动、VR/AR等领域。

三、半导体领域的新动态

（一）基于玻璃的半导体封装创新

玻璃材料正成为半导体封装的新兴载体，其应用形式包括玻璃核心、玻璃载体、玻璃中介层，具体场景涵盖AI/HPC基板、共封装光学（CPO）、2.5D/3D IC封装工艺的临时载体、面板级封装、微透镜阵列等。技术优势体现在高密度RDL、光电混合互连、良好的热膨胀系数（CTE）、精准光学对准及TGV（Through Glass Via）等，结合硅光子学技术可进一步提升性能。目前，CoPoS（Chip-on-Panel-on-Substrate）技术已被多家封测厂（OSATs）和晶圆厂采用，英特尔玻璃基板处于开发阶段，相关技术参考来自MANZ、Intel、Corning及2023年IEEE资料。 （二）CoWoS、CoPoS与CoWoP

当前先进封装形成三大主流技术路线，各有明确的应用场景与技术特点：

• CoWoS（Chip-on-Wafer-on-Substrate）：先将芯片与硅中介层集成，再挂载到 ABF（异向性导电胶膜）封装基板上。该技术成熟度高，支持 HBM 堆叠与高速互连，已大规模应用于 H100/H200 等 AI 加速器、高性能计算（HPC）及 HBM 堆叠模块，但受限于基板尺寸，存在翘曲风险，且供应链高度依赖 ABF 基板，台积电 CoWoS 产能是当前关键瓶颈。
• CoPoS（Chip-on-Panel-on-Substrate）：将芯片模块封装在方形或面板级基板上，能显著提升生产效率、降低单位成本，适用于下一代 GPU、AI 服务器与面板级 SoC。不过目前该技术仍处于早期研发阶段，面板级设备尚未成熟，还需进行生产线改造。
• CoWoP（Chip-on-Wafer-on-PCB）：将中介层模块直接挂载到高精度 SLP（类基板 PCB）上，省去 ABF 基板，具有结构简化、信号路径最短、成本最低的优势，计划应用于未来 Rubin Ultra 或下一代 GPU/AI 系统，但对 PCB 精度要求极高，存在热机械可靠性问题与高良率风险，需依赖高精度 PCB、超薄铜箔、SLP 与 mSAP（改良半加成法）技术支撑。

(三) 铜互连→先进光互连

从铜互连到光子互连，半导体集成技术经历四个发展阶段，逐步实现性能跃升：

• Cu Wire 阶段：仅采用电气互连，基于 PCB、封装基板、中继器与开关，功率效率大于 30 pJ/bit，延迟为基准 1X，集成度较低，技术原理简单。
• OE on PCB 阶段：在 PCB 上实现光电转换，集成硅光子学（SiPh）、电集成电路（EIC）与可插拔光模块，功率效率大于 10 pJ/bit，延迟保持 1X。
• OE on Substrate 阶段：在封装基板上集成光电功能，缩短光学与开关之间的距离，功率效率提升至大于 5 pJ/bit，延迟降至小于 0.1X，功率效率显著优化。
• OE on Interposer 阶段：在硅中介层上集成光电功能，实现共封装光学（CPO）与 XPU、HBM 的深度结合，功率效率进一步提升至大于 2 pJ/bit，延迟小于 0.05X，集成度最高且延迟最低。

(四) 先进封装领域的新技术

先进封装领域不断涌现新技术，同时也面临两大核心挑战：

在新技术方面，一是 Land-side Si Bridge 技术，作为多芯片 FOPKG（扇出型封装）Chiplet 互连的创新方案，为多芯片集成提供新路径；二是 Intel EMIB-TSV 技术，作为 EMIB（嵌入式多芯片互连桥）的下一代演进版本，优化了封装内功率传输路径；三是键合技术从 Cu-Cu 向 Co-Co 升级 —— 相比 Cu-Cu 键合，Co-Co 键合在电迁移抗性、热稳定性、氧化特性上更优：Cu-Cu 键合易受高电流密度与热效应影响，高温下晶粒生长导致可靠性下降，且易氧化需高温（>300℃） bonding 或额外表面处理；而 Co-Co 键合电迁移抗性强、热稳定性好，氧化速度慢（Ag 钝化可进一步抑制氧化），能在 200-250℃实现 bonding，键合强度高且界面稳定，更适合小于 10μm 的超细间距场景，不过目前其电阻率较高，工艺仍在研发中。

在挑战方面，一是散热问题：高功率密度下芯片散热压力剧增，目前已开发在 CoWoS 平台上集成 “直接硅液冷” 的方案，通过液体直接接触硅片实现高效散热，规避液体泄漏风险；二是带宽瓶颈：为突破电气互连的带宽限制，台积电团队研发 “紧凑通用光子引擎”，通过 COUPE（共封装光学引擎）架构与 FAU（光子集成单元）集成，优化光电特性，提升数据传输带宽。

四、机遇与地缘政治

（一）晶圆厂核心设备供应商格局

晶圆厂的设备供应涉及多个关键环节，各环节的主导供应商相对集中：

原始晶圆领域，信越化学（Shin-Etsu）占比50%，SUMCO占30%，环球晶圆（Globalwafers）占15%，Sitronic不足5%，另有NSIG/TCL参与；FOUP（前开式晶圆传送盒）/FOSB（前开式装运盒）领域，应特格（Entegris）占比超50%，信越化学、Miraial各占15%以上，Chuang King、Gudeng Precision提供补充；

光掩模领域，凸版印刷（Toppan）占23%，Photronics占21%，DNP占18%，Hoya占9%；

掩模检测领域，科磊（KLA）占比超80%，应用材料（AMAT）、Lasertec、蔡司（ZEISS）为重要参与者；

关键子系统由蔡司（ZEISS）、MKSI、Edwards、Advanced Energy、Horiba提供；

晶圆检测领域，科磊（KLA）占70%以上，应用材料（AMAT）占15%，ASML占10%；

离子注入领域，应用材料（AMAT）占60%以上，Axcelis占20%以上，Kingstone不足1%。 光刻相关设备方面，掩模写入器以Nuflare为主（70%），海德堡占5%，上海微电子（SMEE）不足3%，JOEL占20%；

光刻胶涂胶/显影设备由东京电子（TEL）主导（>90%），SEMES、Kingsemi、SCREEN、SUSS参与；光刻步进机领域，ASML占比超95%，尼康（Nikon）占1.5%，佳能（Canon）占3%，上海微电子（SMEE）逐步突破；

湿法工作站由SCREEN（>55%）、东京电子（TEL，>30%）主导，NAURA、DNS、ACM提供支持；

干法蚀刻设备中，泛林（Lam）占35%以上，东京电子（TEL）占25%，应用材料（AMAT）、NAURA/AMEC（10%）、Hitachi、ULVAC参与；光刻胶剥离设备方面，PSK占40%以上，Mattson占25%以上，东京电子（TEL）占5%以上，Hitachi、ULVAC、泛林（Lam）补充。 薄膜沉积与平坦化设备领域，外延设备（EPI Equip.）由应用材料（AMAT，81%）、ASM（13%）主导，Eugenus、Nuflare、NAURA参与；

物理气相沉积（PVD）以应用材料（AMAT，>83%）为主，ULVAC（5%）、东京电子（TEL）、泛林（Lam）、NAURA（2%）参与；

化学气相沉积（CVD）领域，应用材料（AMAT）占30%，泛林（Lam）占25%，东京电子（TEL）占20%，ASM占10%，NAURA/AMEC（2%）、ULVAC（3%）补充；

原子层沉积（ALD）由ASM（>45%）、东京电子（TEL，>25%）主导，泛林（Lam，<15%）、应用材料（AMAT）、Veeco、Beneq、NAURA/Piotech（5%）、NAURA/AMEC（2%）参与；

化学机械抛光（CMP）设备由应用材料（AMAT，>40%）、EBARA（>25%）主导，Revasum、Tokyo Seimitsu、Hwatsing参与；

铜电镀设备以泛林（Lam，>75%）为主，应用材料（AMAT）、Classone、ACM（4%）补充；

快速热处理（RTP）设备由应用材料（AMAT，19%）、泛林（Lam，11%）、东京电子（TEL）、ASM、Mattson提供；

合金化（ALLOY）设备则有应用材料（AMAT）、ASM、东京电子（TEL）、Mattson、Kokusai参与。 （二）地缘政治与联盟合作

地缘政治层面，稀土（Rare Earth）与AI芯片（AI CHIPS）的控制权成为关键博弈点，各国在设备（Equipment）领域既有支持本土产业的举措，也存在对竞争对手（如中国AI芯片）的制衡，形成复杂的产业竞争格局。

为应对技术挑战与竞争，产业联盟成为重要合作形式。其中，Resonac发起由27家成员组成的“JOINT3”联盟，核心目标是开发下一代半导体封装技术，该技术利用有机材料在电路板不同组件间搭建互连桥梁，并通过原型生产线制造515×510mm面板级有机中介层。相比传统300mm晶圆（仅能生产4片相关产品），510mm面板级封装可适配更大规模生产，能产出24片产品，大幅提升生产效率。 （三）“弯道超车”的机会与公式

报告提出“弯道超车的公式”，为后进者突破领先者优势提供思路：当后进者能够准确判断产业趋势、精准切入潜在市场、合理应用新兴技术，并且比领先者更专注于目标领域、更敢于尝试替代技术路径时，就有可能在产业发展的“弯道”阶段实现超越。具体而言，弯道超车力由五大要素共同决定，即趋势判断、潜在市场切入、新科技应用、聚焦专注，以及对领先者“路径依赖”这一盲点的把握，五者相互作用，共同构成后进者实现技术与市场突破的核心能力。 五、总结

Semivision的报告指出，半导体生态系统如同一个“仓鼠轮”，其持续运转依赖于全产业链的团结（unity）与坚持（persistence）。在AI驱动的产业转型浪潮中，从封装技术的革新（如CoWoS、CoPoS、光互连、Co-Co键合）到供应链的协同，从地缘政治的博弈到联盟合作的推进，每一个环节都在推动半导体产业向前发展。对于行业参与者而言，把握技术趋势、整合生态资源、突破核心瓶颈，既是挑战，也是实现创新与超越的关键机遇。