日月光先进封装报告：AI加速的核心驱动力——从异构集成到硅光子学的突破

AI已全面渗透至全球生活的方方面面，从数据中心到边缘设备，在医疗、电信、零售、金融服务等领域催生新效率与新市场。联合国贸易和发展会议（UNCTAD）、普华永道（PwC）及国际数据公司（IDC 2025）的数据显示：2023年AI经济规模为1890亿美元，预计到2033年将飙升至4.8万亿美元，十年间增长25倍；到2035年，得益于其变革性能力及安全部署，AI应用或能将全球GDP提升15%。与此同时，数据生成量前所未有，全球数据圈预计到2030年将达到200ZB。

◆ 全球科技格局变迁与半导体行业新需求

全球顶尖科技企业的排名发生了翻天覆地的变化。2005年，榜单前列为埃克森美孚、通用电气、俄罗斯天然气工业股份公司等能源与金融企业；而到2025年，NVIDIA、微软、苹果、亚马逊、Alphabet、Meta等科技巨头占据主导，这一转变背后，是AI创新生态对全球半导体市场的强劲驱动。

AI创新生态正推动半导体行业对颠覆性技术的需求，包括新设备、新材料和新架构。在此背景下，先进封装技术凭借变革性创新，成为解决关键热管理和电气挑战的核心，其异构集成解决方案涵盖电源管理器件、共封装光学等关键领域。

◆ 系统集成的显著优势

以NVIDIA的产品为例，系统集成的优势尤为突出。NVIDIA A100通过2.5D集成GPU与内存，性能大幅提升；DGX A100在计算流体动力学（CFD）仿真中展现出高效能。而GB200 NVL72 CPU集群与H100 GPU相比，相对能效提升显著，实现了“新计算时代”——资源减少25倍，成本仅为原来的1/10。

◆ 2.5D与3D IC集成技术突破

2.5D（含硅中介层）与3D IC集成技术带来了内存与计算的深度融合。该技术采用高带宽存储器（HBM），通过微凸点（µBump）、硅中介层（Interposer）和C4凸点实现连接，其精细线宽/线距（L/S）可达0.5um/0.5um。

与传统的倒装芯片球栅阵列（FCBGA）相比，该集成方案的凸点数量增加20倍以上；硅中介层的线宽/线距比基板小30倍，能实现系统尺寸减少70%，大幅提升集成密度与性能。

◆ 超越摩尔定律：AI时代的封装刚需

市场对AI性能的需求增速远超摩尔定律（每两年晶体管数量翻倍），半导体行业正迎来拐点，亟需价值链各环节的突破性创新与协作。

当前，新制程节点的推出速度放缓，但成本持续上升，这要求采用新颖的设计、工艺与制造技术。同时，芯片需要更多功能模块，尺寸随代际扩大，而先进封装的异构集成技术，成为平衡性能、成本与效率的关键推动力。

◆ 异构集成创新：性能、成本与效率的三重突破

异构集成在多领域展现出显著优势：

- AI/高性能计算（HPC）：如NVIDIA H200 Hopper Tensor Core GPU，采用先进封装后性能提升35倍以上。

- 桌面/PC领域：AMD Ryzen 9 5950X（16核）通过先进封装，成本降低50%，面积减少60%；Intel HPC产品上市时间加快75%（从4年缩短至1年）。

- 高级驾驶辅助系统（ADAS）：英飞凌Optireg线性电压控制器采用先进封装，尺寸缩小至4.0mm²，性能提升显著。

此外，Intel数据中心GPU Max系列通过先进封装，带宽达4.8 TB/s，是传统独立封装芯片（128GB/s）的37倍；PCIe 5.0技术的引入进一步加速了数据传输。

◆ ASE先进封装路线图：从基础到前沿

日月光（ASE）的先进封装技术演进贯穿1984年至今，涵盖多个关键节点：

- 基础技术：引线键合（Wire Bond）、BGA 倒装焊芯片（Flip Chip）等。

- 进阶封装：2009年起的扇出晶圆级封装、2.5D TSV等。

- 前沿集成VIPack：2022年起的2.5/3D技术，包括FOPOP(扇出面板级封装)、FOCoS（扇出芯片级系统）、FOCoS-Bridge（带桥接的FOCoS）、增强型FOCoS-B、Co-SiPh等3D先进RDL技术。VIPack平台可支持移动、网络、计算、AI、边缘设备、汽车与工业等多领域应用。

◆ 面板级封装：利用率的跨越式提升

面板级封装的利用率随尺寸与掩模版尺寸显著提升：

- 300mm晶圆平均利用率为57%；

- 300mm面板平均利用率达70%；

- 600mm面板平均利用率最高，达87%。

随掩模版尺寸从1x增至5x，面板级封装的材料利用率优势愈发明显，为大规模生产降低成本奠定基础。

◆ Panel FOCoS-Bridge：高密度集成的典型方案

Panel FOCoS-Bridge方案采用10个小芯片（Chiplets）与10个硅桥（silicon bridges）集成，通过LDI技术实现带堆叠与交错过孔的扇出结构。其中，微凸点间距为45um，C4凸点间距为150um，可高效连接计算芯片（SoC-1）与I/O芯片（SoC-2），进一步提升集成密度。

◆ HPC系统的电源集成创新

为满足高性能计算（HPC）系统的电源需求，电源集成方案不断演进：

- 传统方案：采用单级电压调节（12V至~1V），依赖分立电压调节器（Discrete VR）与PCB连接。

- 进阶方案：引入两级调节（12V或48V至~1V），第一级与第二级调节器通过硅/扇出中介层（Si/FO Interposer）集成，缩短与系统级芯片（SOC）的距离，降低损耗。

- 前沿方案：实现全垂直集成（powerSiP），无需主PCB，直接支持12V或48V至~1V调节，大幅提升电源效率与系统紧凑性。

◆ AI系统封装演进：从尺寸缩减到性能飞跃

2000年至2025年，AI系统封装经历了从传统芯片级（如倒装芯片BGA）到2.5D+3D IC集成的演进：

- 系统尺寸减少70%以上；

- 计算性能提升10倍以上；

未来，随着光子chiplet(OIO)的出现，AI系统封装将朝着32倍计算性能提升及1/6 IO能耗的方向演进。

◆ SiPh CPO/OIO：突破数据传输瓶颈

通过硅光子学（SiPh）技术，光IO芯粒方案显著提升数据传输性能：

- 可插拔方案：支持12.8/25.6 Tbps，功耗降低60%。

- 共封装铜方案：数据速率达25.6/51.2 Tbps，成本降低30%以上，信号损耗减少。

- 共封装光学方案：最高支持102.4/204.8 Tbps，插入损耗降低80%以上，彻底突破铜互连的带宽瓶颈。

◆ 硅光子学引擎（SiPh OE）工具箱

为实现高效光学连接，SiPh OE提供了全方位技术支持：

- 光学耦合：通过刻蚀（DRIE）、晶圆上芯片（CoW）等技术实现精准对接。

- 3D集成：实现电集成电路（EIC）与光子集成电路（PIC）的3D堆叠。

- 激光二极管集成：采用金锡（AuSn）键合、3D打印晶圆等技术，结合光学沟槽（optics Trench）与凸点下金属化（UBM），实现亚微米精度的光纤无源对准，支持5倍以上的单位时间产量（UPH）。

◆ CPO系统的供应链生态

共封装光学（CPO）系统的落地依赖完整的供应链生态，涉及：

- 数据中心架构师定义系统需求；

- ODM/OEM负责系统集成与新一代光学需求落地；

- 芯片设计公司开发PIC/EIC；

- 代工厂（Foundry）提供芯片制造；

- 封测厂（OSAT）与电子制造服务（EMS）企业负责EIC/PIC集成、光学组件装配与测试，最终完成模块/OBO/CPO的制造与集成。

先进封装技术正以其在集成密度、性能、成本与能效上的综合优势，成为AI加速的核心驱动力。从异构集成到硅光子学，从面板级封装到电源创新，每一项突破都在推动AI从“概念”走向“规模化应用”。