首页
学习
活动
专区
圈层
工具
发布
首页
学习
活动
专区
圈层
工具
MCP广场
社区首页 >专栏 >系统绝对“不间断”地测量体内所有电信号(ISSCC 2022)

系统绝对“不间断”地测量体内所有电信号(ISSCC 2022)

作者头像
云深无际
发布2025-07-29 08:51:43
发布2025-07-29 08:51:43
15700
代码可运行
举报
文章被收录于专栏:云深之无迹云深之无迹
运行总次数:0
代码可运行

介绍

本来是想看一篇文章的,结果我下载不到,看到一个文章的名字叫:系统绝对“不间断”地测量体内所有电信号,花了一番功夫终于找到了,感觉内部的一些设计和参数非常的有意思,在这个周末写一篇深度技术文(我造不了芯片,只能看论文聊以自慰了)

~性感的分割线

为满足高质量生物电信号采集的严格要求,系统必须具备以下关键性能:本底噪声低于 100 nV/√Hz、带宽可达 10 kHz、输入阻抗超过 100 MΩ,以及超过 100 mVPP 的输入动态范围,以避免在存在刺激电流或运动伪影时发生信号饱和。此外,为支持高精度脑电图(EEG)测量,系统还需实现大于 80 dB 的 SNDR。

ExG信号 vs 频率 vs 幅度分布图
ExG信号 vs 频率 vs 幅度分布图

ExG信号 vs 频率 vs 幅度分布图

横轴:频率(Hz,log scale)

纵轴:信号幅度(μV ~ mV ~ 100mV)

背景阴影:

蓝色区域:低频 + 低幅值,代表 DC offset + 1/f 噪声,需要极低噪声前端才能分辨。

红虚线:高幅度伪迹,如运动伪迹、刺激信号,可能达到 100 mV。

绿色区域:各类 ExG 信号特征

右表:ExG采集的目标规格

各种系统的要求性能

参数

ECG

EMG

EEG

ENG

理想目标

带宽 BW

150 Hz

1k Hz

100 Hz

10k Hz

≥10kHz

噪声

<30 μV

<20 μV

<1 μV

<10 μV

<100 nV/√Hz

输入阻抗 ZIN

>100 MΩ

>100 MΩ

>100 MΩ

>100 MΩ

>100 MΩ

输入范围

>100 mV

>100 mV

>100 mV

>100 mV

>100 mVPP

SNDR

>70 dB

>74 dB

>100 dB

>80 dB

>80 dB

生物体内的电信号包括心电图(ECG)、脑电图(EEG)和神经电图(ENG)等,不同信号具有截然不同的幅度和频率特性。例如,EEG 信号的幅度通常仅为数微伏,而 ENG 的频率范围则远高于其他信号,带宽需求超过 10 倍。因此,传统的生物信号采集系统通常只能在干扰极低的实验环境下测量特定信号,难以适应其他应用场景,限制了技术的扩展性与通用性。

针对上述挑战,李正协教授团队研发出一套高鲁棒性的模拟-数字转换系统,具备极强的抗干扰能力,即使在存在强电刺激(幅值远超有效信号)或剧烈运动引起的伪影等复杂条件下,仍可稳定采集完整的生物电信号。该系统基于先进的半导体集成电路设计,具有超低功耗、小型化和多功能等特点,极易集成于可穿戴设备或多通道生理测量平台中。

该系统的核心创新包括:

基于连续时间 ΔΣ 架构的低噪声、高线性信号调制技术,有效提升系统动态范围;

一种新型高输入阻抗结构,具备寄生参数不敏感性(Parasitic-Insensitive),显著提升与电极接口的兼容性与测量精度。

以上就是说把一个芯片的设计参数定下来了,接下来工作就是分析之前的哪里不够好,来提取新系统的方向。

前人系统结构与本方案结构对比
前人系统结构与本方案结构对比

前人系统结构与本方案结构对比

1. DC Coupled CTDSM([1])

高输入阻抗、宽带、但 1/f 噪声大,为:放大器 + gm积分 + VCO量化器

缺点:DC耦合,1/f 噪声大,难以用于EEG

2. AC Coupled CTDSM([2])

结构引入:AC耦合、chopper + CDAC反馈

GIRO量化器提升线性度,DEM处理失配

优点是高SNDR,低1/f噪声

缺点:带宽窄(≤1kHz),输入阻抗较低

AC Coupled DPCM([3])

加入了VCO + 差分预测器(Z⁻¹),属于压缩采样架构

优点是:超高SNDR,低功耗

缺点:低输入阻抗、带宽低,无法支持ENG

所以本文使用了:

模块

技术

AC耦合

CIN + CDAC

ΔΣ结构

gm积分 + VCO量化器

FIR反馈滤波

4-Tap FIR,提升NTF,优化阻抗

PIIB结构

提升输入阻抗,抗寄生电容

低噪声线性积分器

使用自举、子阈值运放提高gm/噪声比

image-20250727175242232
image-20250727175242232

image-20250727175242232

我们来详细解读 Figure 20.3.2:True-ExG Biopotential Acquisition System 的系统结构与原理图,这是整篇论文的核心电路实现图,展示了系统从前端放大到后端量化的全过程。

总览:模块分布
总览:模块分布

总览:模块分布

该系统是基于 连续时间 ΔΣ ADC(CTDSM)+ VCO 量化器,带有:

该系统采用前端 AC 耦合与低噪跨导放大器(LTA)、中间 FIR 滤波与热编码反馈 CDAC、后端 body-driven 多相 VCO 与差分量化器(FDC),并引入高阻抗增强结构(PIIB)以实现高性能生物电信号采集。

主信号链路径(黑色线)

输入 → AC 耦合电容 CIN

耦合电容
耦合电容

耦合电容

电极信号通过电容 CIN = 448 fF AC耦合至系统,隔离 DC offset,同时也减少对输入级偏置点的干扰。

gm-C 积分器:低噪声跨导放大器(LTA) + 电容

image-20250727175846801
image-20250727175846801

image-20250727175846801

输入信号进入 LTA,转为电流,流入电容形成积分(gm-C 结构);实现连续时间积分器,构成 ΔΣ ADC 的一阶环节;使用高线性的电流回收结构(Current-Recycling Opamp),减小功耗与噪声。

1. 自举输入级

通过 V_INP/V_INN 控制,驱动电流流过两个 R_D;电流差与输入差成正比,具有良好线性

2. 电流复用结构(M1-M4)

关键晶体管工作在亚阈值区(高gm低功耗)

提高噪声性能

3. 电流镜输出级

实现差分电流输出 IOUTP/IOUTN,供积分电容积分

VCO-Based Quantizer:伪差分结构(右上角)

image-20250727175941018
image-20250727175941018

image-20250727175941018

两个 7 阶 body-driven VCO 构成伪差分结构,分别量化积分器输出 Vc+Vc−

image-20250727180049257
image-20250727180049257

image-20250727180049257

输出由 FDC(Frequency-to-Digital Converter)转换为数字码流;提高 gm/ID 比例;高增益、低功耗,适合用于高阻抗输入放大器设计。

FDC + FIR + Feedback 构建 ΔΣ 环

FDC 输出码流进入:

4-Tap FIR:增加带宽(提升 NTF 阶数)

image-20250727180135441
image-20250727180135441

image-20250727180135441

4-Tap FIR 频率响应 H(f)
4-Tap FIR 频率响应 H(f)

4-Tap FIR 频率响应 H(f)

在 fs=2.56 MHz 下,fch(chopping频率)为 320kHz,即 fs/8

FIR反馈在 fs/4、fs/2 等处引入陷波(notch)

可降低反馈通道中chopper对输入阻抗的影响

提升输入阻抗,不依赖高 chopping 频率

image-20250727180956009
image-20250727180956009

image-20250727180956009

FIR 系数: / 4,表示简单平均器

采样率:2.56 MHz

陷波点(Notch):

fs/4 = 640 kHz 最主要陷波点

fs/2 = 1.28 MHz 次要陷波点

3fs/4 = 1.92 MHz 高阶谐波陷波点

在 ΔΣ ADC 中,这个 FIR 是放在 CDAC反馈路径里,用于:降低高频信号干扰;引入高阶 NTF 零点,扩大系统带宽

更重要的是:在 feedback 环路中创造“空闲频率点”,使 chopping 频率可以降低到 fs/8(320kHz)而不会干扰主信号 → 输入阻抗提升

输入阻抗的提升效果
输入阻抗的提升效果

输入阻抗的提升效果

PIIB(Parasitic-Insensitive Input Boosting)结构对输入阻抗的提升效果

参数

数值

含义

C_IN

448 fF

主输入耦合电容

C_FB

448 fF

正反馈增强电容(C′IN)

C_PAR

50 fF

输入路径寄生电容(chopper、走线、CDAC金属等)

在引入 PIIB 后,C_FB 与 C_PAR 相抵消,有效输入电容变小,导致输入阻抗变大:

引入 PIIB 结构后,输入阻抗(红色虚线)在全频段实现约 5~10 倍提升,频率响应几乎平移,低频段阻抗超过 100 GΩ,与论文中报告的 >421 MΩ DC 阻抗高度一致。

热编码电容阵列 CDAC (CU):将码流反馈为模拟电荷

image-20250727180156038
image-20250727180156038

image-20250727180156038

和输入耦合电容 CIN 形成电荷加减,从而构成负反馈。

输出 DOUT

image-20250727180223273
image-20250727180223273

image-20250727180223273

两路差分 VCO 输出合成为 3bit 数字输出 DOUT,为最终采样结果。

蓝色部分:高输入阻抗增强(PIIB)

image-20250727180317895
image-20250727180317895

image-20250727180317895

核心模块:Parasitic-Insensitive ZIN Boosting Scheme

C'IN + Dummy电容 + 复制结构:

VA 节点加入正反馈路径:电容 C'IN + 对称的正反馈 CDAC DDACN/DDACP

所有寄生路径(来自 chopping switch、电容本体)在该路径中也有镜像

模拟 parasitic 的环境,使反馈不受寄生电容影响;称为 PIIB 结构(Parasitic-Insensitive Input Boosting)

实现 ZIN > 421 MΩ(DC);同时保持高带宽和稳定性。

参数总结
参数总结

参数总结

参数

数值

CIN

448 fF

CU

8 fF(热编码反馈)

fs

2.56 MHz

fch

320 kHz(chopper频率)

RD

40 kΩ(输入偏置电阻)

PIIB:Parasitic-Insensitive Input Impedance Boosting Scheme
PIIB:Parasitic-Insensitive Input Impedance Boosting Scheme

PIIB:Parasitic-Insensitive Input Impedance Boosting Scheme

引入正反馈电容 C′IN:让反馈电流与输入电流方向相反,从而“补偿”输入支路中的泄流。

寄生镜像复制

原始输入路径存在寄生电容(如开关的 Cgs、Cgd 和金属层对地电容)。

PIIB 在 C′IN 附近添加 dummy 电容和 dummy switch,镜像这些寄生,使反馈补偿行为不被削弱。

最终使正反馈电容精确匹配输入电容 + 寄生,从而使有效输入电容趋近于 0 → 阻抗趋近于 ∞。

输入电阻 ZA 的物理意义

VA 节点是输入耦合点,其输入阻抗决定系统对信号源的“抽取能力”;高阻抗意味着更少泄流、更安全、更高信号完整性

情况1:没有寄生补偿

从上图右侧公式:

当 ,看似正反馈完全补偿掉主通道,但仍有 未补偿寄生电容

即仍存在电流泄露,无法实现高阻抗。

情况2:使用寄生镜像复制(Parasitic Replication)

如果我们在正反馈路径 C'IN 周围复制出所有寄生电容环境

复制开关寄生

复制金属寄生

就可以实现:

即使在物理上仍有限输入阻抗,但电容电流完全抵消,实现等效无限阻抗行为

寄生复制
寄生复制

寄生复制

CIN 和 C′IN 使用相同结构的 MOM 电容阵列。

在 C′IN 附近布置:

Dummy chopper switch → 模拟 Cgs, Cgd

Dummy metal layer → 模拟金属对地寄生 CP,M-GND

面积占比:PIIB 区域占总芯片面积约 7%(≈0.0075 mm²)

开关寄生电容模型(Chopper Switch)对输入阻抗的影响
开关寄生电容模型(Chopper Switch)对输入阻抗的影响

开关寄生电容模型(Chopper Switch)对输入阻抗的影响

通过PIIB 结构实现补偿与抑制

电容

数值

说明

C_IN

448 fF

主输入电容

C_GS + C_GD + 2C_J

45 fF

MOS 寄生模型(开关)

C_P_M-GND

50 fF

金属层对地寄生

总寄生 = C_P_CH + C_P_M-GND

95 fF

影响输入阻抗的主要来源

开关寄生电容+金属寄生会显著降低输入阻抗

约从原始 10¹¹Ω 降低至 10¹⁰Ω(10 倍下降);在低频下尤为明显,对 EEG 这种微弱信号有很大影响

PIIB 结构可用正反馈“电流抵消”补偿掉这些寄生:有效电容减小,输入阻抗恢复,甚至超过原始水平.

此提升在低频下最有效(1 Hz ~ 10 kHz):与 EEG / ECG 主要频率段重合

这款 ExG 芯片的关键实测性能,包括频谱噪声密度(PSD)、SNDR、输入阻抗的频率依赖性
这款 ExG 芯片的关键实测性能,包括频谱噪声密度(PSD)、SNDR、输入阻抗的频率依赖性

这款 ExG 芯片的关键实测性能,包括频谱噪声密度(PSD)、SNDR、输入阻抗的频率依赖性

(左上) — 输出功率谱密度 PSD 与 SFDR/SNDR 测量

输入条件:560 mVPP @ 1 kHz 正弦波

红色:输出频谱(FFT)

蓝色:噪声包络(Envelope)

指标解释:

指标

含义

SNDR

85.1 dB

信噪失真比(主频峰值 vs 噪声 + 谐波总功率)

SFDR

97 dB

抑制第二强谐波的能力(主频 vs 最大非主峰)

噪声地板非常低(<-140 dBV/Hz),即便在 10~100 kHz 范围内仍维持低功率;系统在 10 kHz 前后开始展现量化/积分器噪声上升,符合ΔΣ特性。

(右上) — SNDR vs 输入电平(动态范围曲线)

横轴:输入信号大小(以 dBV 表示)

纵轴:对应的 SNDR(dB)

最大 SNDR:85.1 dB(对应输入约 -14 dBV)

DRPeak SNDR:87.3 dB(动态范围,即从 SNDR=0 到最大 SNDR)

芯片动态范围极广,输入从 -100 dBV 到 -13 dBV 都具备线性响应。说明其支持从微弱 EEG(μV)到较强 ECG/EMG(mV)信号采集。

(左下) — 输入阻抗 vs 频率(对比 PIIB 有无)

横轴:频率(10 Hz ~ 10 kHz,对数轴)

纵轴:输入阻抗(MΩ)

曲线

含义

特征

红色

Unboosted ZIN

低,约 6~7 MΩ,全频段平坦

蓝色

Boosted ZIN

明显提升,尤其在低频段提升约 70×,DC 可达 >421 MΩ

PIIB 明显改善低频输入阻抗(如 EEG 信号),避免泄流,同时不破坏高频性能。

模拟再现了 Figure 20.3.4(右上)的测量趋势
模拟再现了 Figure 20.3.4(右上)的测量趋势

模拟再现了 Figure 20.3.4(右上)的测量趋势

图中展示的是我们仿真的 SNDR(信噪加失真比) vs 输入信号电平(dBV) 曲线,。

输入范围:

-100 dBV(10 nVrms)-10 dBV(约 300 mVrms);转换为线性幅值 Vrms 并用于后续计算

噪声模型组成:

噪声源

模拟模型

说明

背景噪声

固定值:1 μVrms

来自放大器 + VCO 量化器的底噪

非线性失真

与输入成正比:0.003×A² / (1 + (A/0.1)²)

模拟大信号压缩失真(饱和/积分过载)

低电平(< -70 dBV):受背景噪声主导,SNDR 随输入线性上升

中电平(-20 ~ -15 dBV):达到峰值 SNDR ≈ 85.1 dB

高电平(> -15 dBV):出现失真主导,SNDR开始下降;这与原图实测结果高度一致。

本文系统的三个关键性能指标
本文系统的三个关键性能指标

本文系统的三个关键性能指标

左上图:输入参考噪声谱(Input-Referred Noise)

参数

数值

含义

Vn @ 200 Hz BW

1.4 μVrms

EEG/ECG 常用带宽,适用于低频高灵敏度应用

Vn @ 10 kHz BW

8.5 μVrms

满带宽条件下,对应 ENG(神经)应用

频谱区域为 1 Hz ~ 10 kHz,横坐标为对数刻度;在低频段(<10 Hz),1/f 噪声逐渐上升;中高频段保持平坦的热噪声谱。

右上图:共模抑制比 CMRR vs 频率

CMRR = 20 log10 (差模响应 / 共模泄漏)

黑线为 CMRR vs 频率(对数横坐标)

最大值:约 88.5 dB(@10~1000 Hz)

最低值:约 82 dB(@10 kHz)

CMRR 高说明该系统:对 运动伪迹共模电源干扰 抗扰度高;即使在高达 10 kHz 带宽下,CMRR 依然维持在 82 dB,十分出色

下图:体内实验 in vivo recording (Sprague Dawley rat)

电极置于大鼠下丘脑区域(STN),刺激另一通道;记录通道受到高幅度刺激干扰(~80 mVPP).

尽管存在高达 ±40 mV 的强电刺激干扰(红虚线框),该系统仍能在放大窗口中清晰识别神经 spikes 并完成排序分类(Sorted Spikes)。

神经信号采集芯片的实际芯片照片
神经信号采集芯片的实际芯片照片

神经信号采集芯片的实际芯片照片

芯片面积分析:

项目

尺寸

面积 (mm²)

总芯片

0.43 mm × 0.25 mm

0.108 mm²

Replica CP

独立标注

0.0075 mm²,占比约 7%

代码语言:javascript
代码运行次数:0
运行
复制
结果
        Block  Area (mm²)  Area (%)
0  Replica Cp      0.0107     10.00
1        CDAC      0.0213     19.77
2   FDC & FIR      0.0213     19.77
3         VCO      0.0213     19.77
4  Integrator      0.0119     11.05
计算面积
计算面积

计算面积

信号链的整体样子
信号链的整体样子

信号链的整体样子

整体架构:基于 CT ΔΣ Modulator

架构采用 Continuous-Time Delta-Sigma Modulator (CTΔΣM),相比离散时间结构有更高的带宽效率、更低采样噪声;搭配了 电容 DAC (CDAC)、电荷复制滤波(FDC + FIR)、积分器与 VCO(电压控制振荡器)

输入阻抗增强机制(PIIB)

原理:复制开关寄生电容 (C_GS, C_GD, 2C_J) 并注入等效电容路径,使实际有效输入阻抗:

效果:将输入阻抗从 8 MΩ @1kHz 提升到 >421 MΩ,是业界领先水平。

开关电荷注入补偿

使用 虚接地双端驱动(VB = -VA) 来消除寄生开关噪声对积分器输入的干扰;引入 Dummy Switch + Dummy Cap 构成全寄生建模结构,保证了寄生等效精度。

低噪声 & 高 SNDR 性能

实测性能:

输入参考噪声:1.4 μVrms(1–200Hz)

SNDR:85.1 dB,SFDR:97 dB

峰值输入幅度支持到 560 mVpp

共模抑制能力(CMRR)强

实测 CMRR > 82 dB,在 10 Hz–1 kHz 范围内基本维持在 86~88 dB 区间。

高 FoM(Figure of Merit)指标

FoMSNDR:178.1 dB,FoMW(能效):17 fJ/conv-step;表示其在单位能耗下达到了极高的数据转换精度和带宽,非常适合电池供电的可穿戴系统。

微小芯片面积(高集成度)

芯片总面积为 0.43 × 0.25 mm² = 0.108 mm²;其中复制电容区(Replica CP)仅占 0.0075 mm²,但实现了关键的 PIIB 功能。

该芯片信号链中主要噪声源的输入参考噪声谱密度(NSD)及其合成结果
该芯片信号链中主要噪声源的输入参考噪声谱密度(NSD)及其合成结果

该芯片信号链中主要噪声源的输入参考噪声谱密度(NSD)及其合成结果

建模的四类噪声源

总噪声结果

合成总谱密度以 黑色线 给出,整条信号链上的主要噪声在中低频段由 flicker + VCO 主导;频域积分得出总 输入参考噪声电压为 ≈ 24.6 mV RMS(此为仿真值,可调整参数拟合真实系统目标,如 8.5 μV)。

本文参与 腾讯云自媒体同步曝光计划,分享自微信公众号。
原始发表:2025-07-27,如有侵权请联系 cloudcommunity@tencent.com 删除

本文分享自 云深之无迹 微信公众号,前往查看

如有侵权,请联系 cloudcommunity@tencent.com 删除。

本文参与 腾讯云自媒体同步曝光计划  ,欢迎热爱写作的你一起参与!

评论
登录后参与评论
0 条评论
热度
最新
推荐阅读
目录
  • 介绍
    • 绿色区域:各类 ExG 信号特征
    • 右表:ExG采集的目标规格
    • 各种系统的要求性能
    • 1. DC Coupled CTDSM([1])
    • 2. AC Coupled CTDSM([2])
    • AC Coupled DPCM([3])
    • 主信号链路径(黑色线)
      • 输入 → AC 耦合电容 CIN
      • gm-C 积分器:低噪声跨导放大器(LTA) + 电容
      • 1. 自举输入级
      • 2. 电流复用结构(M1-M4)
      • 3. 电流镜输出级
      • VCO-Based Quantizer:伪差分结构(右上角)
      • FDC + FIR + Feedback 构建 ΔΣ 环
      • 输出 DOUT
    • 蓝色部分:高输入阻抗增强(PIIB)
      • 输入电阻 ZA 的物理意义
      • 情况1:没有寄生补偿
      • 情况2:使用寄生镜像复制(Parasitic Replication)
    • (左上) — 输出功率谱密度 PSD 与 SFDR/SNDR 测量
      • 指标解释:
    • (右上) — SNDR vs 输入电平(动态范围曲线)
    • (左下) — 输入阻抗 vs 频率(对比 PIIB 有无)
      • 输入范围:
      • 噪声模型组成:
    • 左上图:输入参考噪声谱(Input-Referred Noise)
    • 右上图:共模抑制比 CMRR vs 频率
      • CMRR = 20 log10 (差模响应 / 共模泄漏)
    • 下图:体内实验 in vivo recording (Sprague Dawley rat)
      • 芯片面积分析:
      • 整体架构:基于 CT ΔΣ Modulator
      • 输入阻抗增强机制(PIIB)
      • 开关电荷注入补偿
      • 低噪声 & 高 SNDR 性能
      • 共模抑制能力(CMRR)强
      • 高 FoM(Figure of Merit)指标
      • 微小芯片面积(高集成度)
      • 建模的四类噪声源
      • 总噪声结果
领券
问题归档专栏文章快讯文章归档关键词归档开发者手册归档开发者手册 Section 归档