import rv32i_types::*;
( input [31:0] a, b,);
out = 1'b0;end
每当我运行这个程序时，它都会说always_comb构造不能推断出纯粹的组合逻辑，这是什么问题？
浏览 6提问于2018-09-05得票数 0
我有这个FSM，它控制我正在构建的游戏(在Quartus Prime Lite Edition17.0中)中的不同事件。当我试图编译它时，我得到了这个错误：
else begin /&#
浏览 141提问于2020-06-03得票数 1
回答已采纳
2回答
我理解在systemverilog中使用case语法时，我们需要充分描述所有的组合，或者添加一个默认值以避免闩锁。下面是我的示例代码，没有生成闩锁：input logic[2:0] op,);
begin：
警告(10240)：Verilog总是在ALU.sv(16)处构造警告:为变量"Carryout“推断锁存器(Es)，该变量在一个或多个路径中通过始终构造保持其
浏览 0提问于2015-06-22得票数 1
回答已采纳
我有这个generate块，在下面我认为应该可以工作，但是我看到了always @(*)部件在else块下的问题。当使用VCS时，temp_in[i+1][j]总是被分配'x‘。如果我实例化了一个模块/门，而不是总是块，就像我对if部件所做的那样，那么它就能正常工作。谷歌搜索正确的语法使用foreach，generate，始终，如果在一个块内，不会产生任何有用的结果。我知道修复是一个微小的变化，但我并不那么熟悉所有的语言结构，所以我会感谢任何帮助。
ceil()是一个
浏览 2提问于2015-08-28得票数 1
回答已采纳
我希望有人能解释如何在SystemVerilog中正确地实现组合函数的门延迟。为什么在总是块而不是always_comb中使用#(1)来实现时间延迟是可以的呢？下面的代码给出了这个错误。语句在always_comb中不应包括那些块、具有阻塞定时或事件控件、>或forkjoin语句的语句。但是如何模拟传播延迟并保留always_comb呢？我试图通过添加.在这个模块中实现一个指定块。但是只有当我把a和b的类型从逻辑改为连线
浏览 2提问于2020-03-25得票数 0
posedge clk) begin end使用iverilog -g2012 test.sv编译时，将为第5行(always_ff)生成一个简单的syntax-error我不知道为什么会发生这种情况，因为我的语法似乎是正确的。
浏览 2提问于2020-11-06得票数 1
回答已采纳
当我设计一个简单的双口RAM块时，我有一个推断的锁存问题。end w_addra_t[bank_addra[i]] = w_addra[i]; end我的内存块包括银行的各输入数据的地址存储在w_addra中。
当w_addra =0时，具有给定w_addra_t地址的数据被加扰到w_addra_t中，这取决于各个bank_addra的值(取决于访问
浏览 10提问于2021-01-14得票数 0
回答已采纳
我对这个SystemVerilog代码有问题。fim: state <= inicio; endcaseend endm = 1; endcaseendmodule
我正在尝试用Booth的算法写一个输入32位的乘法器和64位的</
浏览 1提问于2011-05-19得票数 2
我正在SystemVerilog上设计一个MIPS处理器。goto (*) };但是这个代码并不将合成为‘黑匣子’/独立模块等等，顶层模块看起来是：“核心，数据内存，<一堆东西，而不是内置内存，但是合成也是一样的。
如何制作一个可综合的指令存储器？顺便说一句，有什么指南可以用来编写可合成的代码吗？
浏览 6提问于2021-05-26得票数 0
2回答
约简操作符不能正常工作。
、、、、
我将在代码中提供我的buggy部分。我在verilog很新，所以希望这是一个很容易抓住的问题。else end endcase
巴格地区的指示与评论
浏览 2提问于2015-11-10得票数 0
回答已采纳
1'b1) begin stepp = 1'b1;end end
上面的代码来自一个在设计中实例化了8次的动态寄存器模块我已经在多个工具上看到过这种情况，所以我不认为这是工具的错。谢谢
浏览 0提问于2021-09-02得票数 0
我找不出这个错误的解决方案，而我在网上找到的唯一解决同样错误的答案是 --我在这个问题上被困了一段时间了，我觉得我在原地打转。我不知道我在跳什么。错误指向第一个if语句的行。我尝试过多种方法，比如在always_comb块之外添加assign，以及上面链接的前一篇文章中的其他建议，但是我遇到了更多错误。任何帮助都是非常感谢的。output logic [7:0] pc, ac, state, mdr, opcode, value, address);
浏览 17提问于2022-11-21得票数 1
我对语句always_ff和always_latch的用法感到困惑。前者将被用作：beginendalways_latch a <= b;第一个被时钟的正边缘激活使用带有阻塞分配的always_comb不是更好吗？
浏览 21提问于2015-07-01得票数 2
回答已采纳
1回答
我不能识别错误，但所有的代码在逻辑和语法上似乎都是正确的。测试平台中sum和carry的值始终为X。d 100; b = 16'd 100;
endmodule 如果能帮上忙我会很感激的。
浏览 25提问于2021-06-21得票数 2
b1001: {out3, out2, out1, out0} = 4'b0110; //9->6 }end在case语句中找到的每一行代码都会重复最后一个错误
浏览 2提问于2016-04-25得票数 0
我有这个测试来计算一个字节中的1。如果用于计算1的数量的always块是以tb为单位的，它将不会工作，但当它移动到一个模块时，它可以工作。
浏览 46提问于2021-05-04得票数 0
我有一个结构的向量，我想以一种优雅的方式访问所有元素的一个字段。我的代码看起来有点像这样(我展示了一个非常简化的版本)，其中example.valid是我想要获取的向量。
浏览 15提问于2021-08-12得票数 0
我试图找出推断的闩锁，以及为什么内部需要它，但我找不到任何足够详细的资源。
浏览 1提问于2014-03-18得票数 13
我花了相当多的时间在Modelsim中的一些SystemVerilog上。我让它到了一定的阶段，可以在我的硬件上测试它，但是在Quartus中编译并不成功。我确实知道这可能会发生，但在这种情况下，我的错误似乎没有意义。Error (10166): SystemVerilog RTL Coding error at fifo_interface.sv(80): alway
浏览 0提问于2015-09-30得票数 2
回答已采纳
我目前正在SystemVerilog中使用描述的LFSR实现PRNG。宽度应该是使用参数可变的。我得出了以下的构造：#( parameter SEED = 1( inputupdate,);
always_com
浏览 9提问于2020-01-21得票数 0
回答已采纳
云服务器
ICP备案
实时音视频
云直播
对象存储
腾讯云开发者
