关联问题
换一批
请安装Quartus II安装程序中包含的ModelSim-Altera，或者通过选择“模拟>选项> Quartus II模拟器”来使用Quartus II模拟器。
Running quartus eda_testbench
>> quartus_eda --gen_testbench --check_outputs/simul
浏览 4提问于2015-09-13得票数 9
看上去像这样
-----------------------------------There are only 29993768 kbytes in /opt/alt
浏览 0提问于2016-11-24得票数 1
回答已采纳
1回答
它可以用Quartus II程序员中的一个系统加载FPGA：更新
可以在DE2板上运行操作系统，但是程序会执行得很快。
浏览 4提问于2013-08-01得票数 2
回答已采纳
我正在使用Cyclone II FPGA芯片对几个PCB进行自动化编程和诊断。理想情况下，我希望使用自己的程序对芯片进行编程，但我可以满足于命令行脚本。是否可以在不使用altera编程器的情况下将.pof文件下载到cyclone II？有没有使用usb-blaster的开源解决方案？
浏览 0提问于2012-07-04得票数 0
回答已采纳
我的设计是用Verilog完成的，我需要在Altera中选择具体的合成方案。我知道很多工具都有预定义的宏，例如Icarus内置了宏__ICARUS__。但我找不到这样的宏。这是一种简单的检测方法吗？
浏览 2提问于2019-11-22得票数 1
回答已采纳
1回答
我需要在布尔电路中实现一些多变量函数；我们有什么工具可以将一些算术自动转换为布尔电路？我知道我可以构建真值表并自动将其转换为布尔电路，但这将需要非常大的电路(有2^32个条目)。
浏览 2提问于2016-03-27得票数 0
4回答
我正在尝试从命令行使用Linux (Kubuntu 12.04 LTS)上的Quartus II 13.0 (免费Web包)，以便从Verilog RTL生成Verilog技术网表。3.)运行合成：4.)从verilog二进制文件生成verilog网表：但是在QuartusII中，我找不到任何关于如何使用命令行工具的文档。所以，在我开始用strace和类似的工具戳Quartus
浏览 6提问于2013-07-03得票数 5
回答已采纳
我有Verilog方面的经验，但是我对FPGA和Quartus II还不熟悉。我使用Quartus II来编译一个设计，看看设计使用了多少逻辑。我学习了Altera的Quartus II快速教程。
浏览 4提问于2013-12-11得票数 0
回答已采纳
1回答
我正在设计一个FIR滤波器在Verilog与Quartus II。我需要浮动我的系数，所以我尝试使用浮子，但reall不支持Quartus，所以我做什么？
谢谢
浏览 4提问于2015-05-03得票数 0
我在Quartus II版本14.1中编写了以下代码：USE ieee.std_logic_1164.all ; PORT (BEGINEND LogicFunction ;有什么解决方案吗？？
浏览 35提问于2018-02-21得票数 0
我有一个Quartus II项目被配置为与Cyclone II一起使用，我还有一个正在尝试使用模拟工具进行调试的设计。如果我能在我的设计中的每个符号块后面插入输出引脚，以查看我搞砸了哪里，那就太好了，但是如果我这样做，Quartus会抱怨它不适合设备上的设计。我该如何克服这个问题呢？
浏览 2提问于2017-04-21得票数 0
2回答
我已经在我的Linux机器上安装了Quartus和NIOS II IDE。最初，我尝试将一个现有的NIOS II项目导入Eclipse，但它只是坐在那里旋转，最终告诉我它不能导入该项目，因为它已经存在了。
我试着在Win10机器上安装所有的东西，然后导入OK项目。于是，我尝试在Quartus中创建hello world NIOS处理器，并从零开始创建一个NIOS II项目。似乎所有安装都是正确的，例如，我可以从Quartus打开NIOS II Eclipse。Q
浏览 17提问于2020-12-10得票数 1
1回答
我遇到的问题是Quartus正在/db目录中生成大量的文件，大约有几十万个。Vivado有create_project命令的create_project选项。有等价物吗？我已经看过"Quartus II脚本参考手册“，但还没有发现任何东西。谢谢。
浏览 2提问于2021-04-19得票数 1
回答已采纳
1回答
我希望调整的大小，一个实体端口，在VHDL中的通用参数之后。library ieee;use IEEE.math_real.all;generic( ); clk : in std_logic;
f_v : in std_logic_vector(natural(FLOOR(LOG2(Real(ticks)))) do
浏览 1提问于2013-01-02得票数 2
回答已采纳
1回答
我正在学习如何使用Quartus II上的时间模拟来查看电路中的实际延迟，并且出现了一个错误。这个错误说我不尊重触发器的保持时间。在逻辑模拟中，电路工作。plataformadetestes.vt(463)我在quartusII网站上使用模拟模拟器
浏览 2提问于2014-03-20得票数 0
回答已采纳
如果我使用Cygwin/X服务器，Quartus II 9.0将正确显示。
Xming X服务器在命令行上没有报告任何可见的错误；它似乎只是在显示初始空白的白色框后挂起。这是已知的问题，Altera Quartus II 9.0和Xming？有可能知道不相容的根本原因吗？
浏览 0提问于2012-05-30得票数 0
扫码
添加站长 进交流群
领取专属 10元无门槛券
手把手带您无忧上云
相关资讯
热门标签
云服务器
ICP备案
实时音视频
云直播
对象存储活动推荐
腾讯云开发者
