一篇文章描述了时钟倾斜攻击的可能性，§§：
这些攻击可以通过重复连接到隐藏服务来攻击，从而导致其CPU负载，从而导致温度升高，从而改变时钟。然后，攻击者从所有候选服务器请求时间戳，并找到显示预期时钟模式的时间戳。
如果服务器不使用NTP等时间同步服务，那么它是否仍然容易受到时钟攻击？
要明确的是，服务器只有一个本地时钟，时间由管理员根据需要在随机时间手动更新系统时钟。
浏览 0提问于2014-12-21得票数 2
回答已采纳
2回答
DDR3时钟xilinx
、、、
我正在尝试读和写从DDR3拉姆，连接到我的FPGA Artix-7.我使用MIG-7，在Vivado 2015.1中建立我的IP。
IP需要有两个输入时钟，参考时钟和系统时钟。我使用内部IP (FPGA内部PLL)来制作一个400 Mhz时钟，并将时钟连接到它们上。
电路不工作，ui_clk_sync_rst是'0'，init_calib_complete永远不会高！
我该如何分配这些时钟信号？
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use ieee.std_logic_unsigned.all;
entity Main_Pr
浏览 4提问于2015-08-05得票数 1
回答已采纳
我读了很多关于如何工作的教程和文章，发现它是按照3d Trilateration的原理工作的。GPS接收机通常有一个普通的石英钟，而GPS卫星有非常昂贵的原子钟，而且精度很高。
在一篇文章中提到，作为普通的石英钟在GPS接收机有非常低的精度，但他们定期重置他们的时钟与GPS卫星时钟。如果GPS接收机和GPS卫星时钟同步，那么只有GPS接收机才能计算出它与GPS卫星的精确距离。
GPS接收机如何使时钟与GPS卫星同步？我试图从许多文章和计算中找出这一点，但我无法找到任何解决办法。有谁能解释一下GPS接收机的普通石英钟是如何与GPS卫星同步的吗？
浏览 2提问于2011-11-17得票数 15
回答已采纳
2回答
我一直在读一本关于计算机处理器的书。我遇到了一些术语，比如时钟节拍，时钟周期和时钟速度，我发现这些术语很难理解。如果有人能用一种简单的语言来澄清这一点，我将非常感谢。提前感谢！
浏览 11提问于2017-04-27得票数 44
回答已采纳
由于在C++17中使用，是否有一种方法可以用C++17**检索实际的file_time_type时钟类型
目标是将时间转换为来使用它，例如在流中。
**在C++20中，file_time_type将使用，后者有operator<<，可以使用发送到其他时钟。
浏览 1提问于2018-08-23得票数 3
回答已采纳
我正在尝试编写一段代码，它将对由于同步而引起的系统时间变化做出反应。下面是在goroutine内部运行的非常简单的代码：
var start, end time.Time
var start_ts, end_ts int64
var diff_ts time.Duration
var diff time.Duration
for {
start = time.Now()
start_ts = start.Unix()
fmt.Printf("Now: => %v (%d);\n", start, start_ts)
time.Sleep(
浏览 2提问于2020-02-26得票数 0
回答已采纳
2回答
我正在阅读互联网上的各种文档，并找到了一些关于SPI协议如何工作的数据和通信机制。但是我找不到SPI通信模式分离背后的逻辑，为什么在SPI通信中提供了四种模式？
浏览 0提问于2017-04-01得票数 2
我读过博客：
在进行了一些研究之后，我发现这是由于默认的Linux内核以1000 to的内部时钟频率运行，而且VMware无法在不丢失时钟的情况下按时交付时钟中断。这意味着一些时钟中断会在没有通知Linux内核的情况下丢失，Linux内核假定每个中断标记为每秒1/1000秒。因此，每一个丢失的时钟中断都会使时钟落后1/1000秒。
现在，我的问题是，如果管理程序能够处理时钟中断，那么管理程序如何在内部同步时间？
因为当说(放大的例子，不是真实的世界)：它的19:10:22关于主机，直到它传播到客人，它将是19:10:23在主机上。
我知道这是一个很难的问题，但我想你需要放慢时间，从越南
浏览 3提问于2010-12-12得票数 4
回答已采纳
我已经和SysTick玩了几天了，我无法达到纳秒的延迟。是否可以用such达到这么小的值，或者我必须使用计时器和中断？不过，LED的工作时间不会低于350‘t。这是我的usb示波器的一张图片：
一般来说，我想做一个项目(我只是在试验上面的LED和SysTick )，如下所示：
其中Δt =250Δ(其他参数将以某种方式确定)。问题是，我能用SysTick做这些脉冲吗？
浏览 4提问于2014-12-02得票数 1
2回答
你们知道如何为I2C slave启用时钟伸展吗？
在I2C的初始化中只放入这个函数I2C_StretchClockCmd(I2C2, ENABLE)就足够了吗？
时钟伸展究竟是如何工作的？
浏览 1提问于2014-07-21得票数 4
1回答
我正在自适应平台中探索TSync。在某些地方，根据我对每个时钟的理解，我发现了Virtual Local Time.As，会引用OsCounter或EthCounter.In这样的时钟源--经典的平台，这里有一个参考容器StbMLocalTimeClock --我们可以在自适应TSync中引用OsCounter或EthCounter.But，虚拟时间是什么？如何从虚拟时钟中提取计算RateCorrection的时间
浏览 1提问于2020-03-10得票数 0
回答已采纳
我有点困惑，关于皮质系统定时器在皮质M4 CPU。
比方说，我们有以下配置：
16 HSI HSI作为时钟源；AHB1预分频器设置为1(即HSI除以1);
这意味着主系统总线(即AHB1或AHB)以每秒16000个滴答的速度运行。就我而言，系统定时器(所谓的SysTick)以主系统总线的速度运行，因此每秒钟最多可计算16000 000。这似乎很明显，但当我查看STM32F407xx参考手册中的STM32F407xx图时，我看到了以下内容：
看起来，system timer以(main system bus speed) / 8的速度运行。
是真的吗？我已经配置了系统定时器，以产生中断
浏览 2提问于2020-10-02得票数 2
回答已采纳
1回答
我试图在VHDL中实现类似SPI接口的东西，以便与FPGA一起使用。
我对VHDL的理解是有限的，因为我只使用它2天，我想我还没有理解如何使用时钟边缘来控制数据流。
我目前的理解是，您可以将VHDL视为一种过程编程语言，只要您希望在您的过程中执行的每条指令都是按顺序执行的，每个时钟周期一条指令。
这听起来可能很奇怪，所以这就是我到目前为止所拥有的。有一个名为SPI_REG的寄存器，它包含8位数据，这些数据被外部时钟锁定。(主从SPI设备时钟。FPGA是从器件。主人是Arduino，Raspberry Pi，手机等)
有一个串行输入和串行输出端口，连接到主设备。(MISO和MOSI数据线)
有一
浏览 3提问于2014-08-10得票数 1
我有一个家庭作业问题，需要为粉碎机制作一个状态图，每当有3个或更多的1连续输入时，它就会输出一个1。我想出了它，我看到它的方式在我的情况(状态)中概述，我有一种感觉，它是正确的，因为它编译得很好。我想我的问题出在我的测试台上。这一切都在一个文件中，但为了让我的解释更容易，这些文件被拆分了。
// This is my module for the state diagram
module prob558(output reg y,input x, clk,reset);
parameter s0=2'b00,s1=2'b01,s2=2'b10,s3=2'b11
浏览 5提问于2015-12-10得票数 2
2回答
在Vxworks中，我们有各种时钟，如系统时钟和辅助时钟，还有如下所示的各种API
sysClkConnect( )-将一个例程连接到系统时钟中断
sysClkDisable( )-关闭系统时钟中断
sysClkEnable( )-打开系统时钟中断
sysClkRateGet( )-获取系统时钟速率
sysClkRateSet( )-设置系统时钟速率
sysAuxClkConnect( )-将一个例程连接到辅助时钟中断
sysAuxClkDisable( )-关闭辅助时钟中断
sysAuxClkEnable( )-打开辅助时钟中断
sysAuxClkRate
浏览 7提问于2013-08-20得票数 4
回答已采纳
1回答
不同的硬件如何从linux的普通时钟框架中获得不同的时钟频率，比如物理上不同的时钟频率是如何获得的，以及是谁提供的？
浏览 13提问于2015-11-19得票数 0
1回答
我在Proteus中使用了AVR ATMEGA16模块，并以这种方式对其进行了编程。其他一些简单的代码可以很好地工作。然而，我不明白延迟功能出了什么问题。指示灯始终熄灭。怎么啦？
我的Proteus连接是：
/*****************************************************
This program was produced by the
CodeWizardAVR V2.05.3 Standard
Automatic Program Generator
© Copyright 1998-2011 Pavel Haiduc, HP InfoTech
浏览 5提问于2015-03-08得票数 0
2回答
在这张幻灯片中，事情在我看来有点不对劲。时钟周期时间或时钟周期，已经是每个时钟周期所需的时间。问题是，Clock Rate这个词有意义吗？
上面还写着，Hardware designer must often trade off clock rate against cycle count。但是，它们是反向相关的。如果提高时钟速度，时钟周期(每个时钟周期的时间)将自动减少。为什么会有选择呢？
还是我错过了什么？
浏览 0提问于2011-07-04得票数 3
回答已采纳
2回答
在转换阶段出现错误，信号clkin2有多个驱动器，但它没有，主时钟信号进入DCM，它产生2个时钟信号，1作为我的VHDL卡的时钟，其他作为microblaze的时钟，clkin2是microblaze的时钟，它告诉我它有多个驱动器。这是我的顶级vhdl的代码：
-------------------------------------------------------------------------------
-- micro_top.vhd
------------------------------------------------------------------------
浏览 3提问于2013-06-12得票数 0
4回答
我写了一个非常小的代码来测量我的乘法算法所花费的时间：
clock_t begin, end;
float time_spent;
begin = clock();
a = b*c;
end = clock();
time_spent = (float)(end - begin)/CLOCKS_PER_SEC;
我在Windows下使用mingw。
我猜end = clock()会在那个特定时刻给我时钟滴答作响。从begin中减去它会得到乘法所消耗的时钟节拍。当我除以CLOCKS_PER_SEC时，我将得到总时间。
我的第一个问题是:时钟节拍和时钟周期之间有区别吗？
我的算法是如此之
浏览 18提问于2014-09-09得票数 3
1回答
我对CPU的时钟速度感到困惑。
看了这篇和之后，我以为我对Pluralsight有了一个坚实的理解，但是当我回到一个关于Pluralsight的VHDL教程时(链接没有给出，因为它不是免费的)，我不确定。
请考虑以下代码，它被设计为一个非常简单的计时器：
entity boardio is
port (
clock_50: in bit;
hex0 : out bit_vector(0 to 6);
hex1 : out bit_vector(0 to 6);
hex2 : out bit_vector(0 to 6);
hex3 : out
浏览 14提问于2018-01-11得票数 0
回答已采纳
1回答
最近，我重新开始编写verilog代码。我把写reg的时间和“总是”(时髦的时钟)混淆了。
是指在拥有后将网络上的值写入reg中吗？是将reg上的值写到reg中的方法吗？
浏览 1提问于2020-02-28得票数 0
大家好，我创造了一个移位加法乘法器。我搞不懂为什么我的输出是错误的，而且总是在85。是不是测试工作台有什么问题？顺便说一句，它起作用了。
new1.v
`define M ACC[0]
module mult4X4 (Clk, St, Mplier, Mcand, Done, Result);
input Clk,St;
input [3:0] Mplier, Mcand;
output Done;
output [7:0] Result;
reg [3:0] State;
reg [8:0] ACC;
initial
begin
State = 0;
ACC = 0;
浏览 0提问于2016-10-02得票数 0
我在一个模拟项目中工作，我需要在不同的实体上应用动画。项目要求是创建自定义控件来播放/暂停动画。实体使用内插路径在其上移动。如本所示。
我希望应用一个单独的时钟，而不是使用默认的viewer.clock。因此，我尝试修改上面的示例。这是
我创建了一个独立的时钟：
var start = Cesium.JulianDate.fromDate(new Date(2015, 2, 25, 16));
var stop = Cesium.JulianDate.addSeconds(
start,
360,
new Cesium.JulianDate()
);
//Make sure vi
浏览 2提问于2021-05-20得票数 0
回答已采纳
1回答
我有一个Spartan-E3FPGA，我正在实现一个具有4个阶段的(并行)流水线：
两个阶段"T3“是相同的。T1、T2和T4的“运行”频率为50 the，而T3的运行频率为25 the(如图所示，偏移了180°)。
在行为模拟中，它工作正常，结果是正确的。当我试图在我的FPGA上综合这个项目时，出现了这个问题。特别是，我收到这些警告(当然，产生的结果是错误的)：
WARNING:LIT:175 - Clock buffer is designated to drive clock loads. BUFGMUX
symbol "physical_group_clk_2/Cloc
浏览 0提问于2013-01-07得票数 0
回答已采纳
我使用的是嵌入式RISC处理器。有一件基本的事情我有一个问题要弄清楚。
CPU手册清楚地说明了指令ld r1, [p1] (在C: r1 =*p1中)需要一个周期。寄存器r1的大小为32位。然而，存储器总线只有16位宽。那么它如何在一个周期内获取所有数据呢？
浏览 1提问于2009-10-10得票数 2
回答已采纳
我已经创建了SPI主模块和从模块，并且连接工作正常，但是为了验证的目的，我想知道从站如何确定主服务器发送的输出时钟sclk的计数。
提前谢谢。
浏览 16提问于2022-02-16得票数 -1
在我正在使用的ZYBO板的中，它告诉我我有多达四个时钟可以使用。但是，当我查看UCF文件时，我只能找到其中的一个。
考虑到ISE工具可能知道它在哪里，我使用时间分析器试图让系统生成一个我可以使用的引脚LOC，不过这是一个失败。
然后，我想到了使用PlanAhead工具，看看这些工具是否会再次生成一个具有所需时钟引脚位置的UCF文件。再一次失败了。
我误解了手册吗？我只有一个钟针吗？
以下是有关的摘录(12个时钟来源)：
ZYBO为Zynq MHz输入提供了一个50 PS_CLK时钟，用于为每个PS子系统生成时钟。50 MHz输入允许处理器以650 MHz的最大频率工作，而DDR3存储器控制器
浏览 2提问于2015-03-27得票数 2
1回答
在Linux中，我正在生成一个guess VM并加载另一个Linux实例。VM是通过KVM/libvirt/qemu生成的。来宾VM被主机内核视为一个进程。假设由于某种原因，来宾VM QEMU进程在某段时间内没有被调度。VM中的内核如何维护时间？假设我在来宾虚拟机的应用程序中有一个计时器。如果来宾虚拟机qemu进程本身没有被调度，它会影响我的计时器过期吗？
浏览 3提问于2012-01-27得票数 4
回答已采纳
1回答
我是嵌入式开发的初学者，我使用的是板STM32F417VGx
让RNG工作有困难
我试图通过直接将值保存到寄存器和使用CMSIS外围图书功能来实现。
所以，我的代码：
int main() {
SystemInit(); /* Initialize clocks */
Init_GPIO(); /* Initialize LED's pins */
Init_RNG(); /* Initialize RNG */
RCC_ClocksTypeDef clocks;
浏览 4提问于2015-11-19得票数 2
1回答
我需要不断地检查多重时区的时间，运行kubuntu，每次都需要更改时区(或者在web上查看)。
我找不到任何应用程序可以显示不同时区在我的桌面上，有这样的应用程序吗？
浏览 0提问于2014-09-12得票数 9
简短的问题陈述:短格式的日期显示为6/5/16在我的桌面时钟下。我想说2016-06-05。(或者可能是别的什么。)我想找到我告诉它“在那里使用%H-%m-%d”的地方。这过去是可行的，但我认为这一特性是沿着这条线移除的。
我运行的是"kubuntu“16.04，基本上是Ubuntu的等离子桌面。(这太棒了。这是我多年来一直在寻找的Linux。)
我曾经是这里。和其他地方。我一直在寻找依赖于gconf或dconf的答案，这些模式似乎已被删除(例如，com.canonical.indicator.datetime)。
似乎所有日期格式现在都依赖于所选的区域设置，没有进一步定制的机会。我希
浏览 0提问于2016-06-05得票数 4
回答已采纳
根据上面的数据表片段，TIM1可以由内部时钟(CK_INT)来时钟。这个内部时钟是什么？我有一种感觉，它只是在下面的时钟树中的APB1计时器时钟(Mhz)，但这是正确的吗？为什么它在数据表中被称为内部时钟？
浏览 2提问于2018-11-24得票数 2
1回答
我正在FPGA中实现DSO控制器，我遇到了太多保持时间冲突的问题(到目前为止，最好的P&R结果是3个保持时间错误，大约-2 2ns松弛)。
我的核心问题是，我有先进先出缓冲器的输入从模数转换采样抽取器，然后输出到同步FT245 (60 my )。输入抽取器可以设置为以2的幂进行抽取(例如，1、2、4、8、16...)其还划分ADC样本(150 ADC)的时钟频率。
我现在的方法是，当我捕获数据时，我提供分频(如果抽取率为0，则直接提供)时钟频率给缓冲器，然后当我将样本推送到PC时，我切换到从FT245提供60 my时钟。在模拟中，它工作得很好，但问题出在布局和路由上，路由器将发出以下错
浏览 0提问于2013-04-09得票数 0
回答已采纳
3回答
如何处理来自同一来源的时钟产生的多时钟设计信号？例如，一个时钟域是25 the，另一个是100 the，我如何处理从25 the到100 the以及从100 the到25 how的数据总线？
不想使用AFIFO通过任何其他简单的CDC方式来处理它？
浏览 6提问于2017-06-10得票数 0
1回答
增强型xp时钟漂移
、、、
我正在使用嵌入在我的机器上的Windows，它是从备份映像安装的。最近，我在我的机器上发现了一个系统时钟漂移。这种漂移非常大(每5分钟一秒钟)。这种漂移不是永久性的，它在每次启动时都会随机发生。但是，如果该单位启动与漂移，它将停留到下一次启动。另一件重要的事情是，在启动时，单元每次以0延迟开始，例如：
启动部队。
世界时间是12:00，单位时间是12:00。
等10分钟。
世界时间是12:10:00，单位时间是12:09:58.00。
关掉这个装置
启动部队。
世界时间是12:15:00.00，单位时间是12:15:00。
时钟不能同步。
我安装了常规XP
浏览 2提问于2012-12-24得票数 0
1回答
我在Vivado与Artix 7 (xc7a15tftg256)合作。在此项目中显示一条警告消息。
电源33-232没有用户定义的时钟在设计中找到！
我使用MRCC引脚进行系统时钟input.system时钟的使用是
if(rising_edge(clock)) then
count := count+1;
end if;
请提供这个问题的解决方案。提前谢谢。
浏览 0提问于2015-05-15得票数 0
1回答
因此，我正在学习一些教程，它们似乎继续交替地使用“指令”和“周期”，所以现在我搞不懂赫兹实际测量的是什么(在最基本的级别上，没有讨论现代处理器可以并行做什么，试图在这里学习基本知识)。
例如，程序如下:加载两个数字，添加它们，存储结果。因此，将有4个周期：
fetch-decode-executeload编号B fetch-decode-executeadd A和B fetch-decode-executestore成绩fetch-decode-execute
什么是instruction 循环，什么是？
有4循环，或12指令，对吗？
比如说，运行这个程序需要CPU 1秒。CPU的时钟速度是多
浏览 5提问于2020-06-25得票数 1
回答已采纳
有人能告诉我如何得到时钟变量的当前值并存储在整数变量中吗？我尝试过k=t(其中k是整数，t是时钟)，但是它抛出了一个“不兼容的类型错误”。我也尝试了k=(int)t，但是它抛出了一个“意外的T_INT”语法错误。
UPPAAL中的时钟是否有可用的类型转换来获取时钟的当前值并将其存储在变量中？
浏览 2提问于2011-11-11得票数 2
1回答
如何更改时区
、、
我用jquery.time-to.min.js做了一个时钟。
它显示时钟上的当前时间。客户端来自奥地利，如何使用此插件将时区更改为奥地利？
这就是我初始化脚本的方式：
$('#clock-1').timeTo();
浏览 4提问于2016-10-30得票数 0
在lscpu中，它显示CPU最大MHz为3800.0000 (3.8GHz)，为什么不是4400 (4 ghz)？
浏览 0提问于2021-01-07得票数 1
1回答
我正在使用CUDA查询设备功能，我得到了以下信息：
Device 0: Quadro K5000
Total Memory: 4294639616 bytes
Clock Rate: 705500 kilohertz
Max. Threads per Block: 1024
SM Count: 8
Execution Timeout Enabled: 1
Max. HW Texture Count: 128
TCC driver enabled: 0
CUDA Device Ordinal: 0
设备的“时钟频率”字段是什么意思？它是一个SP (或cuda内核)
浏览 3提问于2013-05-23得票数 0
回答已采纳
2回答
我的问题很简单，因为我在我的Xilinx sp605板上有一个200 My的时钟，由于我的设计只能在100 my上运行，所以我希望输入时钟是100 my，所以为了实现这一点:我是只需要在UCF文件中写入时钟值，就这样，还是我必须创建一个需要200 my的VHDL组件，并使其成为100 my？
下面是mu ucf文件：
# Spartan-6 SP605 Evaluation Platform
Net fpga_0_RS232_Uart_1_RX_pin LOC = H17 |IOSTANDARD=LVCMOS25;
Net fpga_0_RS232_Uart_1_TX_pin LOC =
浏览 0提问于2013-06-10得票数 1
2回答
从…
我尝试了初始化mega16的AD。这行得通，但这行
ADCSRA |= (1<<ADEN)|(1<<ADPS2) // Enable ADC, set prescaler to 16
|(1<<ADIE); // Fadc=Fcpu/prescaler=1000000/16=62.5kHz
// Fadc should be between 50kHz and 200kHz
浏览 1提问于2013-01-07得票数 0
尝试理解ITM和SWV以便将有用的printf函数用于调试是非常值得的。但它在意法半导体的最新主板之一NUCLEO-H723ZG上不起作用。这是一个真实的拔掉头发的体验，因为printf在另一个主板NUCLEO-H743ZI2上工作起来非常容易。 我使用的是STM32CubeIDE v1.7.0。有没有人找到了解决这个问题的H723ZG芯片，或者更有可能的是，该芯片的ST开发软件？
浏览 41提问于2021-07-22得票数 0
回答已采纳
1回答
Like - create_generated_clock get_pins xyz -source clk -divide_by 4 -invert
我需要将sdc转换为ucf。
如何在UCF约束下编写-invert？
浏览 7提问于2014-08-22得票数 0
我刚刚注意到，我的服务器在ps 's输出的开始列中有错误的值，它总是显示2017值，而应该显示hour:minute格式。在重新启动服务器后，问题没有得到解决。
服务器的时间是正确的：
root@atlanta:~# date
Sat Jun 23 02:47:28 EDT 2018
服务器运行在ubuntu14.04.5OS上，这是很旧的。这个操作系统将不再支持在2019年4月，但就目前而言，我想保持它和解决问题，而不是重新安装操作系统。
谢谢你的帮助！
浏览 0提问于2018-06-23得票数 1
它是关于的，在中指定。
据我所知，NTPv4数据包的根延迟字段(或在上一个版本的NTPv3中命名的同步距离字段)是一个数字，指示到主/参考时钟的估计往返延迟。
但是，为什么协议需要知道主时钟的延迟呢？正如规范中所描述的，它正确地使用起源、接收和传输时间戳字段来计算正确的时间(与服务器/对等方协作)，而且甚至在时间计算"trip“中没有使与主时钟直接或间接通信。
是因为服务器/对等点在过去已经被引用时钟同步了，现在想要通知客户端已经发生的延迟了吗？
顺便问一下，相关的根色散场的意义是什么？不幸的是，我没有理解色散的概念，这个概念并没有得到详细的解释。
浏览 3提问于2014-04-23得票数 5
扫码
添加站长 进交流群
领取专属 10元无门槛券
手把手带您无忧上云
相关资讯
热门标签
云服务器
ICP备案
对象存储
即时通信 IM
实时音视频活动推荐
腾讯云开发者
