2回答
动态服务器时间
、、
据我所知，我无法在IE中通过脚本中的settimeout()获得动态服务器时间。我找到了这个例子：
function timeExam(){
$.ajax({
url : "inc/clock.php",
success : function (data) {
$("#clock_time").html(data);
}
});
var func = function()
{
timeExam();
}
浏览 1提问于2010-10-24得票数 2
可以只使用HTML5写计数时钟吗？或者每秒钟只有计数器+1/秒。
非常感谢。
浏览 5提问于2014-03-05得票数 0
回答已采纳
1回答
最近，我重新开始编写verilog代码。我把写reg的时间和“总是”(时髦的时钟)混淆了。
是指在拥有后将网络上的值写入reg中吗？是将reg上的值写到reg中的方法吗？
浏览 1提问于2020-02-28得票数 0
1回答
时间总是在午夜提前3个小时
、、、、
每次在CentOS 7(科学Linux 7)服务器上同步在VMware ESXi上虚拟化的时间，第二天我就会发现时间提前了3个小时。我做了一次工作，每5分钟写一次，我注意到当时间是22:55时，下一次写的是2:00。这是我的/etc/ntp.conf，它应该与本地NTP服务器同步。
driftfile /var/lib/ntp/drift
restrict default nomodify notrap nopeer noquery
restrict localhost
restrict -6 ::1
server xx.xx.xx.xx prefer iburst
includefile /
浏览 0提问于2018-04-17得票数 0
1回答
如果我将采样率设置为44.1kHz，那么ALSA驱动程序如何从嵌入式硬件中确定采样时钟？检查MCLK的频率调整时必须参考哪个源文件？
我想写一份给样本时钟的申请。从用户空间到我的PCM。我怎么能这么做？
浏览 0提问于2018-05-10得票数 0
1回答
用动量显示当前时间
、、、
我正在尝试创建一个时钟组件，它动态地显示当前时间。
问题：时间显示为预期的加载时间(HH:mm )，但时钟一点也不改变。
clock.component.ts :
import {
ChangeDetectionStrategy,
Component,
OnInit
} from "@angular/core";
import { Observable, interval } from "rxjs";
import { map, distinctUntilChanged } from "rxjs/operators"
浏览 3提问于2018-12-07得票数 0
回答已采纳
从cassandra的文档中，我了解到cassandra使用查询时间戳来解决两个写操作之间的冲突，因此集群所有节点上的时钟都需要同步。在我的用例中，只有一个客户端写入集群，多个客户端从集群读取。因此，如果我使用客户端时间戳生成器(我认为这是version>3的缺省值)，那么还需要彼此同步集群节点时钟吗？
浏览 4提问于2017-04-14得票数 3
回答已采纳
我想写简单的8088仿真器。但我不明白如何将8088内核与视频子系统连接。
我想到主回路：
while (TRUE)
{
execute_cpu_cycles_per_scanline() ;
paint_scanline() ;
}
这种方法适用于CPU和图形仿真吗？还有其他方法吗？任何好的解释，为什么我不能使用不同的线程用于CPU和视频。如何处理这个问题模拟器，如QEMU或其他(x86)。
谢谢。
浏览 2提问于2013-08-12得票数 1
回答已采纳
1回答
如何读/写寄存器
、、
我看到了一些将要读/写一些外围寄存器的代码。我看到所有的写操作都有一些延迟。在我看来，SW需要等待这个值在HW上生效。一些网页说，注册将得到更新的每一个时钟周期。我想这就是等待的原因。我的问题是：
也需要这样的延迟吗？如果是，当SW想要读/写一个寄存器时，正确的顺序是什么？就像
迟延
tmp=some_register //读
some_register=tmp+1 //写
迟延
或
tmp=some_register //读
迟延
some_register=tmp+1 //写
迟延
如果在编写操作后没有这样的延迟怎么办？实际上，我看到一些没有延迟的写操作可以在一些较慢的CPU上正常工作。但
浏览 3提问于2010-08-13得票数 0
5回答
XFCE面板时钟消失
、、、、
就像标题里写的。在Ubuntu上安装新的XFCE。每当我试图通过右键单击>面板>首选项更改时钟格式时，只要关闭窗口，时钟就会消失。我必须返回到面板首选项，删除并重新添加时钟小程序，使它回来，然后我的格式改变永远不会坚持。
是否对此进行了修复，或者可能是我可能使用的面板的错误较少的时钟小程序？
浏览 0提问于2017-09-25得票数 22
1回答
我想知道运行在16 for处理器上的平面(没有循环，没有跳转，没有动态内存分配)代码的执行时间是多少。是否取决于代码长度。如果P1有N1指令，P2有N2指令，那么N2 > N1。处理器的执行时间在纳米秒的范围内。
浏览 1提问于2011-05-26得票数 0
寻找最准确的时间戳。
看来CPU周期计数器可以提供:使用
如果我能够关闭动态CPU速度选项，英特尔芯片上的"SpeedStep技术“(来自我假设的BIOS？)：
rdtsc()是否是两个事件之间经过的时间的精确度量？
cpu的时钟速度是多少？它正是广告的CPU速度(即2.4cpu-使用240万GHz每秒除以CPU时钟计数值以获得实际时间)吗？
浏览 2提问于2013-11-12得票数 2
回答已采纳
1回答
当我在hc595移位寄存器中写8位时，用i2c最后一位写到第二个hc595中的Q0。
为什么？
示意图：
我的代码：
i2c_write(0b10101010);
latch_led_sensors_out();
delay_ms(200);
浏览 1提问于2018-05-22得票数 1
回答已采纳
3回答
如果我写一条语句在VHDL语言中赋值为a+1，这是一种好的做法吗？
我对此感到困惑，因为模拟器工作得很好，但当我尝试在FPGA中实现它时，综合工具会抱怨创建了锁存器。
这是什么意思？
浏览 2提问于2013-03-13得票数 2
回答已采纳
我有一个带有计时器的母版页，显示服务器时间，每秒钟刷新一次，在内容页面上，我有一个带有ajax的聊天程序，每秒刷新一次，以获得输入的最后一条消息。
我有一个Html和一个隐藏的提交按钮，当用户写一个文本，并点击回车，我检查这是否是enter键，然后提交消息，它在IE中工作得很好，但在FireFox和TextBox中它显示相同的消息两次。
我认为问题出在计时器上，有没有办法避免在这个特定的内容页面中使用MasterPage计时器？
提前感谢
浏览 2提问于2010-02-13得票数 1
4回答
串行CPU与GPU代码
、、、
我正在写一篇关于异构计算可能性的理论作业。我需要比较在CPU或GPU上以串行方式执行的单线程(不可并行化)的有效性。
我知道这是一个奇怪的问题，因为在GPU上执行单个线程是没有意义的，但我真的可以使用我正在开发的启发式方法的指导线比率。
我知道它很容易测试，但我既没有CUDA也没有OpenCL的实际经验，而且我很着急。
浏览 3提问于2011-12-09得票数 0
回答已采纳
我的设计中有两种重置。Reset_a和Reset_b都是异步复位，可以在任何一品脱的时间内进行。我必须编写断言来检查Reset_a是否是断言的，Reset_b在任何时候都是断言的。在这种情况下，我们没有启用时钟。
有人能帮我写断言吗？
我试过了下面的代码。
reset_assertion_check:
assert property (@(posedge reset_a) $rose(reset_b) ##[*0:$] reset_b)
else
$error("reset error");
浏览 9提问于2022-09-09得票数 -1
我想在属性中写这个语句“如果在时间t的输入是0，在时间t+1的输入是1，那么系统复位将是1”我是这样写的，
xin(t)==0 && xin(t+1)==1 --> reset==1。
但它显示错误"function expected“。我怎么才能写一个函数。
谢谢
浏览 2提问于2017-04-17得票数 0
1回答
我正忙着给UART写个司机。struct uart_port有一个字段uartclk 。根据我从自由电子中发现的幻灯片集，这是要初始化的最重要的字段之一。然而，我正在为之编写驱动程序的Xilinx并没有初始化这个成员。
我想知道这个领域的重要性。这和UART有什么关系？这个问题为什么重要呢？它在串行核心中扮演什么角色？
谢谢
我知道有个司机在。但是，此驱动程序假定UART将在嵌入式环境中使用。在我写的应用程序中，情况并非如此。
浏览 2提问于2016-06-05得票数 1
回答已采纳
我有一个角度指令“时钟”和，我试图写一个单元测试，看看时钟是否真的$interval前进到未来的时间(即，通过查看element.text()2分钟)。我有一个通过测试的当前时间，现在我想测试它是否将显示未来的时间通过$interval.flush。在我看来，$interval.flush并没有真正推进时钟。
我可以问两个问题的答案：
如果$interval触发，我如何单元测试？
为什么$interval.flush似乎没有推进Date()
我遵循这些帖子的指导方针：
一个相关的帖子建议使用茉莉花嘲弄，我不认为这是必要的。
一个类似的问
浏览 2提问于2015-08-13得票数 7
回答已采纳
在我的代码中，当我写这个语句时，它是模拟的，但不是可合成的。为什么？现在我该怎么解决这个问题呢？
IF ((DS0='1' OR DS1='1')and rising_edge(DS0) and rising_edge(DS1) AND DTACK='1' AND BERR='1') THEN
RV0 <= not RV;
else
RV0 <= RV;
浏览 0提问于2014-11-07得票数 1
我需要制作js事件同步与音乐bpm为“吉他英雄”喜欢的游戏。
第一个问题：
如何从节拍检测生成一个跟踪文件(每个bpm存储像一张乐谱)？此文件将生成以前不需要的动态。
第二个问题：
如何将其与js声音库同步？
知道吗？提前感谢
浏览 7提问于2013-01-11得票数 1
回答已采纳
1回答
为什么动态功耗总是为零？
、、、
我想得到一个准确的电力报告，其中包含真实的动态和静态功耗。我在做Xilinx spartan3板。我的代码没有错误，但是在ISE (Xilinx综合工具)中选择了“”之后，电源报告总是显示我的设计没有动态功耗。(为什么？)
电力报告：
Dynamic = 0.00
Quiescent = 59.84
Total = 59.84
我的代码：
LIBRARY ieee;
USE ieee.std_logic_1164.ALL;
ENTITY SRAM IS
PORT(
clk : IN std_logic;
wr : IN std_logic;
浏览 2提问于2014-12-09得票数 0
回答已采纳
1回答
桌面环境: XFCE，区: Xubuntu 16.04 64位，主题:灰鸟
📷
我正在巴黎度假，我的时间完全错了。这就是我的时间和日期设置的样子。然而，在写这篇文章的时候，巴黎是晚上10:20，我的系统时钟是下午03:20。我怎样才能使时间适当调整？
一种选择是手动指定时间，但我不愿手动指定我去的任何地方的时间，因为我将在多个时区之间旅行，我希望我的计算机能够设置时间。
浏览 0提问于2017-06-12得票数 0
回答已采纳
我一直在使用，并且在通过这个库验证REST时没有遇到任何问题。
但是，当我试图使用流API进行身份验证时，我只得到401 HTTP未经授权的错误。
与类似，我的代码如下：
stream = TwitterStream(
auth=OAuth(OAUTH_TOKEN, OAUTH_SECRET,
CONSUMER_KEY, CONSUMER_SECRET)
)
stream.statuses.sample()
我试过：
重复检查我的令牌/密钥--我知道它们是正确的，因为我可以使用相同的令牌和密钥通过相同的库验证REST。
再次检查我的权限级别--我甚至故意将其更改
浏览 1提问于2013-10-09得票数 0
回答已采纳
1回答
我正在尝试写一个非常快的时钟异步数字系统。输入由两个开关和一个按钮确定，允许进入inputs.Each输入确定允许转换到另一个状态。我使用的是digilent basys2板的内部时钟B8。我似乎正确地到达了第二个状态，但我不能到达其他状态。行为模拟给出了预期的结果。下面是我的实现，
entity states is
Port ( X : in STD_LOGIC;
Y : in STD_LOGIC;
clock : in STD_LOGIC;
input : in STD_LOGIC);
end states;
architecture B
浏览 2提问于2015-06-03得票数 0
1回答
在我的应用程序中，我需要从两个always块访问寄存器。第一个模块将是xillinx axi接口。当用户将通过axi写1时，我需要开始在另一个always块中工作，当它完成时，我想要清除该reg，即使其为0。你能建议一下实现所需功能的逻辑吗？但问题是我不能从两个always块中写入flag。psudo代码
//from axi interface always block
flag=1;
//axi interface block code end
//my custom always block
always @(posedge mainclk) //50Mhz main clokc
b
浏览 2提问于2018-05-26得票数 0
如果PC寄存器同时读写，其读取的数据是否包含以前的数据或新写入的数据？根据我对时序电路的理解，由于传输延迟，写入命令在PC寄存器中不会立即生效，因此，在时钟上升的边缘，读取命令将得到旧的值。但我的问题的必然结果是，如果是这样的话，难道读命令也会在某种意义上有延迟，并且可能会读取新写的数据吗？
浏览 9提问于2021-04-22得票数 0
回答已采纳
我正在用VHDL编写一个简单的MIPS体系结构(只支持R型和lw/sw指令)。
目前，我正在将每一个管道寄存器锁定在上升的边缘。然而，我很难决定是在上升的边缘还是下降的边缘上注册文件、数据存储器和程序计数器。
在在线查找之后，您在下降的边缘写入寄存器文件，这是相当一致的。然而，对于数据内存，它并不是一致的:有人说要在上升的边缘触发对数据内存的写，还有人说是下降的，所以我在这里有点困惑，需要一些解释。
哦，我也提到了程序计数器，因为一个网站说它使用了下降的边缘，对于为什么PC必须在下降的边缘被计时，这种困惑也是不清楚的。如果有人感兴趣的话，那一个网站就是这个：
非常感谢。
浏览 4提问于2014-03-05得票数 2
回答已采纳
我只想给你一个LED闪烁的例子(1 / 1000毫秒)。我的微控制器是ATmega328P，我使用的是Atmel Studio。
状态1:如果我没有定义F_CPU，发光二极管闪烁就是真。我使用的是默认熔丝设置(内部振荡器和CKDIV8=programmed)。
状态2:如果我定义F_CPU 8000000UL，发光二极管闪烁速度慢8倍，并且再次使用默认熔丝设置(内部振荡器和CKDIV8=programmed)。
我在1.state和2.state中都没有使用外部晶体。和相同的保险丝设置。为什么我会看到这个结果？为什么要慢8倍？
问题2:有些库需要UART值，比如F_CPU。我不使用外部振荡器。
浏览 1提问于2018-12-14得票数 0
1回答
我正在尝试用VHDL语言实现一个D触发器，使用我写的D锁存器。但是时钟似乎出了点问题，我不知道是什么原因。
这是我的D锁存器的代码。
Library ieee;
Use ieee.std_logic_1164.all;
entity d_latch is
port (c,d : in std_logic;
q,nq : out std_logic);
end d_latch;
architecture arch of d_latch is
Signal qt, nqt: std_logic;
begin
qt <= (d nand c) nand n
浏览 3提问于2012-02-15得票数 2
回答已采纳
我想写1秒倒计时的代码，从外部得到初始值，然后向下数到0。但有个问题。我怎么才能得到初始值。我试过一些方法但是..。以下是代码：
module second_counter ( input clk,
input top_num,
output reg [3:0] sec_num
);
parameter clk_frequency = 25;
reg [31:0]cnt;
wire [3:0]sec;
/// how can get
浏览 2提问于2015-11-11得票数 1
回答已采纳
1回答
我有一段(汇编)代码，我想在其中计算动态指令的数量
a1=99
Loop:
a1=a1-1
branch a1>0, Loop
halt
我认为循环中的指令执行了100次。所以我猜代码中的动态指令数是102。但我不确定，我们是否也认为分支指令是动态的？在这种情况下，我不应该有双倍的指令计数吗？提前感谢任何愿意提供帮助的人。
浏览 1提问于2013-05-01得票数 1
回答已采纳
我想用制作一个动态的数字时钟。我使用的是文本元素，但不能通过在JS中设置属性来更改它的文本。我仍然可以改变其他属性，如颜色。
html：
...
<a-text id="clock" clock-text value="00:00" position="2.45 0 0.01" color="#FFFFFF" align="right"></a-text>
...
联署材料：
...
AFRAME.registerComponent('clock-text', {
ini
浏览 2提问于2017-04-21得票数 2
回答已采纳
我有一个基于tabController的iPhone应用程序。第一个选项卡与一个表视图控制器相关联。当我选择一个表格单元时，我想要显示另一个表格控制器视图，但底部有不同的选项卡。做这件事最好的方法是什么？动态更改选项卡条目，还是通过IB进行更改？请给我建议。
谢谢,
导航
浏览 4提问于2009-07-26得票数 1
回答已采纳
在解决我签约构建的代码中的问题时，我遇到了来自DateTime.UtcNow的似乎不一致的结果。在我写这篇文章的时候，时间似乎在1/19/2017 7:3倍和1/20/2017 3:2倍之间波动。
我已经使用下面的代码创建了一个；单击“编辑”，然后单击“完成它！”-可能需要运行几次才能显示该行为。
using System;
public class Test
{
public static void Main()
{
Console.WriteLine(DateTime.UtcNow);
}
}
录屏：
有人对这种行为有什么解释吗？
浏览 22提问于2017-01-20得票数 1
回答已采纳
2回答
您好，我正在使用QueryperformanceFrequency来获取周期数，即处理器速度。但它向我显示了错误的值。规范中写的是处理器大约是400 the，但我们通过代码得到的是16 the。
请提供任何指针：
Wince设备的代码是：
LARGE_INTEGER FrequnecyCounter;
QueryPerformanceFrequency(&FrequnecyCounter);
CString temp;
temp.Format(L"%lld",FrequnecyCounter.QuadPart)`AfxMessageBox(temp);
谢谢,
穆
浏览 0提问于2010-12-23得票数 1
写测试台的时候，有没有什么问题？ wait for 1 ns ; wait until rising_edge( clock ) ; 每次我想等待下一个上升沿的时候？ 我想把这个序列放在一个过程中，然后一直使用它。 我想等待1 ns的原因是，如果我有简单的wait untils，并且在其中两个之间没有信号分配，它们将崩溃为一个。 时钟周期是10 ns，所以1 ns应该不是问题。我真正想做的是等待一个增量，但我不知道怎么做。有可能吗？ 这种方法有没有隐藏的陷阱？ 我们使用VHDL93和ISIM模拟器。
浏览 68提问于2021-11-01得票数 0
我试图理解7系列FPGa使用MIG生成的内存控制器(运行在4:1)的UI的写内存时间。
下面的文档是来自Xilinix的文档。我特别想了解图1:77，这里复制了图1:77：
我的理解是，对于前几个周期，正确地断言了app_addr app_en app_wdf_data app_wdf_wren和app_wdf_end，并编写了数据。看到蓝线了。
有趣的一点出现在(1)，其中app_rdy被取消，这意味着内存控制器是繁忙的。此时，app_addr保持在相同的地址(2)上，直到app_rdy重新插入(6)为止。到目前为止一切都是有意义的。
我感到困惑的是，写什么来解决a30呢？选择是数
浏览 1提问于2018-07-19得票数 2
回答已采纳
1回答
我想写一个设计，在这个设计中，一个进程在1分钟后被激活。
我又创建了一个进程，使用计数器增量来创建延迟，并切换一个信号，并在必须延迟的进程的灵敏度列表中给出该信号。
signal delay_over : std_logic;
process ( delay_over )
begin
if clk'event and clk '1' then
--design
end if;
end process;
delay:process ( clk )
variable counter : integer := 0;
begin
-
浏览 2提问于2015-04-29得票数 2
我在脚本上工作，我必须写命令，它将增加30秒的当前时间。我在我的脚本中有当前时间，但在将当前时间添加到30秒时遇到问题。这个解决方案有什么命令/解决方案吗？
浏览 0提问于2012-01-21得票数 0
回答已采纳
我通过RMII接口将xcore407i与stm32f407和DP83848 phy一起使用，我正在使用libopencm3。 读/写phy寄存器工作得很好，但发送数据包根本不起作用。 我为ETHMACRXEN、ETHMACTXEN、ETHMACEN启用RCC。我也尝试过通过RCC重置MAC。 我发现，这个问题出在DMA上。将1写入ETH_DMABMR_SR应使其复位，复位后，该位由硬件清除。但这并不会发生。ETH_DMAOMR_FTF也是如此。它应该清除FIFO并返回到0。但它也无限地=1。 当我尝试发送数据包时，我在描述符中设置OWN位并写入ETH_DMATPDR。它也从未结束过。 在MA
浏览 82提问于2021-04-14得票数 0
2回答
我是一个新鲜的verilog / HDL程序员，我写这篇文章是为了从更有经验的verilog / HDL程序员那里得到一些反馈。
我的第一项任务是把时钟除以八。
我知道有一些更好的方法可以做到这一点，但由于我对HDL还不熟悉，这是我第一次尝试，很天真：
module prescaleMainCLK(CLK, prescaledCLK);
input CLK;
output reg prescaledCLK;
// ''Define'' a 4bit counter, max value: 15
reg [3:0] counter
浏览 0提问于2016-02-26得票数 6
回答已采纳
1回答
我想用VHDL写一个通用时钟分频器，如下所示： entity Generic_Clk_Divider is
Generic(
INPUT_FREQ: integer := 100;
OUTPUT_FREQ: integer := 25;
);
Port (
Clk: in std_logic;
Rst: in std_logic;
Generated_Clk: out std_logic
);
浏览 22提问于2019-12-13得票数 0
1回答
关于难-简单的问题，我知道这很普遍，但这正是我问的原因……
如果我用vhdl写一段代码，我使用的进程是这样开始的：
Process(clk,x,y,x)
begin
...
end process
有没有什么方法可以让我不必保存x，y，z值？我对此的理解是，如果我不能拯救它们，我就不能说其中一个改变了，这意味着我必须拯救它们。
我正在和一个朋友一起写大学作业，我们有不同的意见。非常感谢你的帮助！
浏览 4提问于2017-10-13得票数 1
我使用MSVC2015为windows编写了一个解决方案，其中下面的代码将std::filesystem::last _ 写 _ 时间结果时间 _ t： time_t ftime = std::file_time_type::clock::to_time_t(fs::last_write_time("/Path/filename")) 它工作得很好。然后，当我尝试使用GCC9.3 (-std=C++2a)将解决方案移植到Linux时，我得到了以下错误： 错误：'to _ 时间 _ t‘不是'std::chrono::time’的成员 _ point::cloc
浏览 453提问于2020-04-04得票数 9
回答已采纳
我刚开始学习verilog，我试着创建一个米利机器来查找序列1010，所以我写了如下：
module Find1010(input clk, input in, output reg out);
reg [1:0]st = 0;
wire a = {st[0], in} == 2'b10;
wire b = {st , in} == 3'b101;
always @(posedge clk)
begin
out = a & st[1];
st = {a | b, in};
e
浏览 3提问于2017-12-20得票数 3
回答已采纳
1回答
我正在学习使用MIPS指令集体系结构编程，由于这个体系结构是为流水线设计的，所以我有一些关于流水线和吞吐量的问题。
我理解吞吐量是每单位时间的指令数。如何确定三个指令的吞吐量，这些指令具有指令提取、解码、执行/地址生成、内存操作和作为执行阶段的回写。
据我所知，当流水线满了一个时钟周期时，并行处理的最大工作量应该是3。如果答案是3，为什么最慢的指令决定吞吐量？
浏览 3提问于2014-10-29得票数 2
我正在写一个小实用程序，将获得硬件和软件的时间和打印在一个文件中。这是为了检查两者是否同步。我正在寻找一个可以打印硬件时间和毫秒的vxworks函数。
谢谢
浏览 7提问于2016-08-10得票数 0
我正在配置我们的Elestix2.2服务器，并且时钟不同步。当我在Linux中检查机器时，它就是这样写的。我曾试图寻找一个解决方案，但却一无所获。
这是安装在2008年R2 ent服务器下的HYPER。
当我安装它时，我必须用旧的网络适配器来设置它，因为默认的“网络适配器”不允许连接。
不过不知道怎么更新时钟。我对Linux有点陌生，所以希望这是一个简单的问题。
任何帮助都将不胜感激！
随机循环访问linux的错误消息是
hdc: drive_cmd: status=0x51 { DriveReady SeekComplete Error }
hdc: drive_cmd: error=0x0
浏览 0提问于2012-03-07得票数 0
回答已采纳
扫码
添加站长 进交流群
领取专属 10元无门槛券
手把手带您无忧上云
相关资讯
热门标签
云服务器
ICP备案
对象存储
腾讯会议
实时音视频活动推荐
腾讯云开发者
