1回答
Bash循环并行化和迭代
、、、
目标如下:我总共有40个FPGA。10个FPGA连接到一个程序员，也就是说，我有4个程序员来闪存所有40个FPGA。FPGA只能在每个程序员上连续编程。
programm
浏览 0提问于2019-02-14得票数 1
回答已采纳
我的档案看上去像这样 cd fpgas/$(@)/build && $(MAKE) cd fpgas/$(@)/build && $(MAKE) cd fpgas/$(
浏览 4提问于2017-11-17得票数 0
回答已采纳
1回答
自定义类指针的排序向量
、、、
我有vector<FPGA*> current_generation_，我想使用sort_members函数按FPGA成员fitness_进行排序。适用的守则如下： return (fpga_first->fitness()< fpga_second->fitness());fpga<
浏览 2提问于2015-06-22得票数 0
回答已采纳
1回答
例如：
$(foreach fpga, $($(NE_NAME)_$(DWDM_SUFFIX)_FPGA),ln -s $($(fpga)) $(PKG)/$(fpga);)
浏览 1提问于2011-06-20得票数 0
1回答
这是添加到socfpga.dtsi中节点soc的元素： base_fpga_region: base-fpga-region { fpga-bridges = <&fpga_bridge0>, <&fpga_bridge1>,管理器和桥
浏览 64提问于2020-11-09得票数 1
2回答
;Net fpga_0_Ethernet_MAC_PHY_dv_pin= LVCMOS25;Net fpga_0= LVCMOS25;
Net fpga_0_Ethernet_MAC_PHY_tx
浏览 2提问于2013-06-10得票数 0
/FPGA_memory/ROM_FPGA.v:1)警告:文本的宽度为8位，但值需要12位。(../FPGA_memory/ROM_FPGA.v:1)警告:文本的宽度为8位
浏览 7提问于2020-10-04得票数 0
2回答
我试图用iCE40单片机编写一个stm32F4超级FPGA程序，并试图弄清楚如何将配置文件加载到微控制器上，以便通过SPI将配置文件发送给FPGA进行编程。所有其他的时间来源于FPGA的编程行会。(FPGA_SS_GPIO_Port,FPGA_SS_Pin, GPIO_PIN_RESET); HAL_GPIO_WritePin(FPGA_Config_GPIO_Port, FPGA_Config_Pin, GPIO_PIN_S
浏览 4提问于2019-09-10得票数 1
回答已采纳
2回答
cp命令在Make文件中出现错误
、、、、
.**** for fpga in $(LIST_A); do\ for disFpga in $(LIST_B); do\ echo "SigningFile $$fpga";\
浏览 0提问于2011-06-21得票数 0
1回答
出于某种原因，我只能远程控制包含FPGA的服务器(Intel Arria 10 GX FPGA)。但是当我使用Intel OpenCL中的命令来查找驱动程序时，我无法找到可以使用的FPGA设备。命令如下：aocl diagnose输出结果：
后来，我使用hardinfo检查FPGA是否包括在内，但不幸的是，没有有用的信息。唯一与FPGA相关的是，我在我的服务器下找到了两个关于fpga的文件(Ubuntu16.04)。由于我是第一次使用FPGA，我不知道这个文件代表什么。
浏览 14提问于2021-12-07得票数 1
回答已采纳
1回答
我正在做FPGA项目，现在只有一个问题。
当更新FPGA板上的位流时，会自动复位FPGA内部的所有触发器吗？使用Vivado设计FPGA时，有一个重置外部端口，用户必须切换该端口才能重置FPGA。如果一个初始的FPGA编程过程自动复位所有触发器，为什么我们还需要一个外部复位端口？
浏览 48提问于2018-08-13得票数 1
2回答
=LVCMOS25;Net fpga_0_DIP_Switches_4Bit_GPIO_IO_pin<0> IOSTANDARD = SSTL15_II;Net fpga<5> IOSTANDARD = SSTL15_II;
N
浏览 0提问于2013-06-10得票数 1
1回答
Matlab和FTDI
、、、、
我正在尝试使用Matlab在FPGA中发送/检索数据。我使用虚拟com端口连接了FPGA。现在如何将数据从Matlab发送到FPGA或读取FPGA的数据？我尝试了以下代码： fopen(s1)
。这是正确的沟通
浏览 5提问于2013-07-06得票数 0
回答已采纳
_CE_pin, fpga_0_DDR2_SDRAM_DDR2_ODT_pin => fpga_0_DDR2_SDRAM_DDR2_ODT_pin,
fpga_0_DDR2_SDRAM_DDR2_RAS_n_pin => fpga__BankAddr_pin => fpga_0
浏览 12提问于2013-04-03得票数 1
2回答
_0_RS232_Uart_1_RX_pin => fpga_0_RS232_Uart_1_RX_pin, fpga_0_MCB_DDR3_mcbx_dram_clk_pin => fpga_0_MCB_DDR3_mcbx_dram_clk_pin,
fpga_0_MCB_DDR3=> fpga_0_MCB_DDR3_mcb
浏览 3提问于2013-06-12得票数 0
2回答
所以这个学期我自己学习了所有关于FPGA的知识。为了测试我的技能，我选择了一个项目，使用古老的AES的FPGA实现对文件进行加密和解密。我希望做的是使用Verilog文件处理函数读取一个小文件，将其作为输入到FPGA上的加密块，并将加密文件保存回计算机。我知道这可以在测试平台上完成(虽然我没有尝试过，但我相信它可以完成)。但是，当我在FPGA板上实现代码时，如何做同样的事情呢？有没有办法选择要加密/解密的文件，并将其传递到板子上？这有可能吗？如果我是新手，很抱歉，这是我第一次进入FPGA的世界。
浏览 0提问于2013-03-08得票数 2
现代FPGA的性能相对于CPU，绝对是多少(GFlops/GIops)，在FPGA上每秒10亿次整数运算的成本是多少？那么在哪些任务中使用FPGA是有益的呢？我只找到了它：
还有一篇老文章：
浏览 4提问于2012-09-01得票数 2
回答已采纳
1回答
我试图用zynq7000在fpga上缝两幅图像。我找不到任何关于如何将两幅图像转储到板上的材料，然后得到输出，将图像并排放一边。任何线索都是非常感谢的。
浏览 1提问于2018-04-02得票数 0
回答已采纳
我最近购买了带有DDR SDRAM的FPGA Mimas V2 Spartan6FPGA开发板。我正在使用xilinx ise 14.7，verilog代码，当使用工具conmimasv2_configuration_tool_windows.exe在fpga中加载由xilinx生成的二进制文件时，fpga停止响应，有什么方法可以重置闪存吗？windows可识别fpga使用的端口，但不允许其与通信。通信是从usb (PC)到mini usb ( fpga )，但是windows10在CO
浏览 1提问于2017-12-28得票数 1
1回答
我只是个FPGA和硬件编程的初学者。我只用quartus和DE10标准的现场可编程门阵列构建了NIOS，并尝试了一些东西(我再也无法访问了)。因此，我所知道的就是创建一个位流或网表来对FPGA进行编程，这可以在设计完成后通过quartus的编程器功能来完成。我这里的问题是，当代码是用python编写的，并且可能使用几个库时，OpenVINO如何设法对FPGA进行编程。我已经订购了OpenVINO入门平台..但我需要知道这是怎么回事。
浏览 44提问于2020-04-26得票数 0
云服务器
ICP备案
对象存储
腾讯会议
云直播
腾讯云开发者
