在ConnId=137 (对数标记)中使用多个DS等待锁存器“对数链插入”(12345)，Holder=1 (c_node) PID 1，现在为10秒时，出现以下错误ConnId=135 (日志标记)等待锁存器“日志链插入”(12345)，Holder=1 (<e
浏览 7提问于2020-09-30得票数 0
1回答
我在观察一个普通的SR锁存器和一个水平敏感的SR锁存器之间的区别。我知道，我们希望在SR锁存中避免的是配置(1,1)，因为它可能导致振荡，当它最终设置为0或1时，我们无法确定是哪一个是由于振荡引起的。因此，我们使用水平敏感的SR锁存器。但是有人能详细说明这个级别敏感的SR<e
浏览 4提问于2016-05-12得票数 0
回答已采纳
1回答
锁存器的实现
、、、、
为了更多地了解多线程和原子操作在C++中的工作，我决定在C++11中实现一个闭锁类，该类松散地基于来自C++20的std::latch类，我想知道这个实现在任何方式或形式上是否有缺陷，以及如何改进它：
浏览 0提问于2021-10-24得票数 1
回答已采纳
2回答
我已经用VHDL写了一个简单的RS锁存器，并试图用ISE来综合它。合成器增加了一个D触发器，其中D输入接地，我的(S)et和(R)eset输入被视为预置和清除输入。我以为只会看到NAND门。为什么在不需要触发器的情况下添加触发器？另外，为什么D输入连接到地？
浏览 31提问于2017-03-14得票数 0
回答已采纳
1回答
什么是模拟MIPS管道衬里的好方法？就像管道应该向前还是向后模拟一样？我很困惑。我有指令集，我已经反汇编了指令，但我需要一些方向才能更进一步。
浏览 2提问于2014-04-09得票数 3
2回答
我听说锁存器和触发器之间的主要区别是锁存器是异步的，而触发器是边缘触发的，这是有道理的。但是，当我检查他们的same时，它们似乎几乎是一样的。
正如我所
浏览 9提问于2018-11-11得票数 4
回答已采纳
基于锁存器的FIFO (即电平敏感锁存器)在面积方面可能比基于FF的fifo更便宜。我正在寻找一个基于锁存器的先进先出设计代码或架构。到目前为止，我还没有遇到任何问题。有没有可能设计一个？
浏览 1提问于2014-02-21得票数 2
3回答
我想锁存一个信号，但是当我尝试这样做时，我得到了一个周期的延迟，我如何避免这种情况？我想要实现的就是在wclk的上升沿采样we，并使其保持稳定，直到下一个上升沿。然后，我将锁存的信号分配给架构中定义的另一个实体端口映射。==============================================
好吧，我想我必须省略wclk'event来获得一个锁存<em
浏览 0提问于2012-09-29得票数 1
回答已采纳
是否可以将一个SC类定义为另一个SC类的派生类？
例如，一个简单的D触发器(锁存器)实现将具有d和clk输入以及一个q输出。我想在该类的顶部定义一个使能锁存器，添加en输入并相应地更改采样方法。这个是可能的吗？
浏览 1提问于2016-05-10得票数 3
1回答
如果使用基于锁存和门时钟门控技术的，那么在下面的原理图中，锁存的行为将是什么。有人能说出同样的预期行为吗？尝试在数字逻辑中详细阐述字锁和实际锁存.
浏览 2提问于2016-03-29得票数 0
回答已采纳
我正在尝试理解一篇关于并发B-tree的论文，其中作者提到了latch vs lock，以及闩锁是如何不需要“锁管理器”的。两天来，我一直在试图弄清楚这两者之间的区别。谷歌的结果是：闩锁就像信号量。它们
浏览 0提问于2010-06-24得票数 50
回答已采纳
问题是:C类根据是否让B将A添加回queueOfA来控制B类，但我如何确保A在B的queueOfA变为空之前立即通知C和update，因为B类运行得太快，可能会删除所有的A，因此在C执行更新之前成为一个空queueOfA，这可能导致C的run方法结束。if ( goBackToTheQueueAgain == true ){ notifyObservers();//notify C th
浏览 1提问于2010-07-03得票数 2
回答已采纳
有时我在Xilinx中收到警告：
process (clk, rst) if (rst = '1') then<= '0';
elsif (rising_edge(
浏览 5提问于2014-03-31得票数 0
回答已采纳
2回答
触发器与锁存推理困境
、、、、
之所以合成锁存，而不是触发器，是因为在分配的右边是一个常量。在这种情况下，锁存和触发器的行为是等价的，因为它是在信号边缘(触发器)捕获输入值，还是当输入锁存启用时(锁存)不改变，这并不重要。因此，综合工具选择占用资源较少的元素，即锁存器。另一方面，如果在赋值的</em
浏览 1提问于2016-06-01得票数 1
有时，我仍然对使用Verilog作为典型的C类编程语言感到困惑，我试图理解两个不同的代码之间是否会有差异：beginPS我们正在尝试创建一个2位二进制乘法器，它输出到一个7段显示。谢谢。
浏览 4提问于2016-02-09得票数 0
回答已采纳
1回答
我正在尝试用VHDL语言实现一个D触发器，使用我写的D锁存器。但是时钟似乎出了点问题，我不知道是什么原因。Use ieee.std_logic_1164.all;
port (c,d : in std_logic;
a
浏览 3提问于2012-02-15得票数 2
回答已采纳
我有一个物体的树状结构。目前，树的头在每个子节点上迭代，然后依次遍历它的子节点。这都是在单个线程上完成的，但是每个分支都可以并行完成，当所有子节点完成任务时，父节点只需要返回。我正计划使用并行流来完成这个任务，我只想问一问这是否是一种可行的方法。我还想知道是否需要使用倒计时锁存器(如下面所示)来停止线程的进程，直到所有子工作线程完成为止。
浏览 0提问于2018-06-14得票数 0
回答已采纳
扫码
添加站长 进交流群
领取专属 10元无门槛券
手把手带您无忧上云
相关资讯
热门标签
云服务器
ICP备案
云直播
对象存储
腾讯会议活动推荐
腾讯云开发者
