我是一个希望学习verilog的程序员。令人惊讶的整洁将是一个教程，其中一个人用非常干净的设计构建了一个微型微处理器，就像Intel 4004一样，然后使用fpga实际制造它，并让它按订单闪烁LED。
有这样的教程吗？如果没有，我可能会试着写一个，因为我试图这样做。有没有人对我可以借鉴
浏览 3提问于2012-04-26得票数 12
回答已采纳
9回答
我如何制作自己的微控制器？我已经使用GAL芯片做了一些工作，并编写了一个芯片来执行简单的命令，如加法、加载、移动、异或和输出，但我想做一些更像真正的微控制器的事情。
我该怎么做呢？我读过一些关于FPGA和CPLD的书，但不是很多，所以我在寻找一些关于获得什么和如何开始在它上开发的建议。
浏览 1提问于2009-03-10得票数 48
回答已采纳
1回答
VHDL微处理器/微控制器
、、、、
我正在学习Xilinx (VHDL)上的代码。接下来，我想做一个简单的微处理器/微控制器，并在此过程中学习一些关于片组件的知识。因此，我的目标是尝试编码一个8位微处理器使用AMD 2901 (4位片)。(我已经掌握了2901的代码及其输入和输出信号的所有信息。)我知道第一步将是建立微处理器的体系结构，所以我最终得到了这样的结果(我知道总
浏览 2提问于2014-01-06得票数 1
回答已采纳
1回答
用C++实现FPGA中断处理
、、、、
我有一个关于用C语言在Microblaze微处理器上设计状态机的课程。我的问题是我必须更改某个图片。中断每0.004s发生一次，微处理器的时钟是100 The。我知道嵌套的for循环耗费了大量的时间和精力，我认为这可能会导致问题，但我找不到一个有效的解决方案。任何想法或建议都是非常感谢的。
另一件事是，我尝试了一个标志，但由于中断处理，它不起作用
浏览 5提问于2015-11-23得票数 0
我正在学习Verilog与Altera's (现在的英特尔) Quartus /w和DE0_Nano Cyclone开发板。我有Charles等人的书“使用Verilog的数字系统设计”，这似乎在Verilog模块级别非常好。我还查看了许多在线教程，并且我有一个使用单个Verilog文件工作的项目，就其本身而言，这是很好的。
我缺少的<
浏览 4提问于2017-01-05得票数 0
1回答
我在django框架上用Python构建。在完成了一些教程之后，我现在想构建一个非常简单的轻量级应用程序。对我来说，设置它最简单的方法是什么？
有没有什么现成的</e
浏览 1提问于2011-05-26得票数 1
回答已采纳
1回答
我试图在崇高文本中为Verilog实现一个简单的构建系统，但是我在构建时会遇到以下错误：[cmd: ['iverilog', '-o', 'iverilog/compiled', '/Users/ryanbeltran/Docu
浏览 8提问于2016-03-12得票数 0
回答已采纳
10回答
我是一个自学的嵌入式开发人员。我主要使用在C和ASM中编程的AVR，但我也接触过其他系统。我想转移到更复杂的设备，如CPLD和FPGA，但我不知道从哪里开始。所以我的一个半问题是：
对于一个没有在HDL方面有经验的人来说，学习这样一个野兽的好方法是什么？
浏览 20提问于2008-10-07得票数 4
回答已采纳
不幸的是，Web7.0.1在使用他们的“Create NetBeans services from Database…”时实现了外观设计模式。向导，它没有Tomcat7和EE6的插件。2) NetBeans向导很有帮助，但不能帮助我了解有关使用JDBC桥、管理到MySQL DB的连接以及创建访问数据库的服务的详细信息。此外，我希望为我的服务添加授权，以便只有注册用户才能访问我的web服务。
浏览 3提问于2011-08-06得票数 1
回答已采纳
1回答
我正在进行一个项目，以实现一个模拟软件的某个微处理器。
我已经决定使用一个标签数组或一个填充了二维字节数组的大文本框来实现它。但我认为这根本不是一个实
浏览 3提问于2013-08-22得票数 0
回答已采纳
1回答
我正在为我的网站创建一个搜索功能，因此我从主表中提取了关键字，并将这些关键字总结为通过id链接到主表的辅助表中的关键字。|2微处理器|微处理器微处理器|微处理器
我的问题是，如果有很多重复<
浏览 0提问于2013-02-10得票数 0
回答已采纳
所以我遵循了Prestashop发布的 (它引用了他们的)，但它不工作。
因为所有其他的“如何制作模块”的问题都指向那里，所以我什么也得不到。在这个问题的底部是我到目前为止所在的代码，我没有得到一个特定的错误，但我没有看到在必填字段旁边承诺的*。这些都是从他们的指南中复制出来的，所以我错过了什么？不幸的是，它不是一个非常完整<e
浏览 0提问于2015-07-11得票数 2
我在GCP上的GKE环境中使用GPU实例。不幸的是，我已经失去了对GPU实例的互联网访问。我第一次发现这个问题是因为我从huggingface下载预先训练好的模型的请求无法解决。我一直在尝试更好地抓住这个问题，而这种“网络损失”只发生在GPU实例中。我一直在使用以下kubernetes容器来开始解决这个问题： - name: test-img
image: test:0command: [
浏览 33提问于2021-11-28得票数 0
有没有办法加快Xilinx ISE的构建过程？我的项目中有多个verilog HDL文件。有时，我在一个文件中的某个位置实现了一个小的更改。但是，构建时间与整个项目的构建时间相同。我认为软件不会为已经构建的模块提供任何优势。
我知道它的硬件，但有没有办法。我真的为我缓慢的进度而烦恼。任何其他<
浏览 0提问于2011-11-04得票数 2
回答已采纳
您好，我在tcl中尝试了sed命令，但有一些误解我还放入变量来检查项目是否出错，但目标都是我想要的lindex $moduleReplaceList $i] #puts $mReplace exec sed -i {s/$mTarget/$mReplace/g} $verilog_new}
我发现一种解决方法是编写<
浏览 0提问于2018-01-16得票数 0
我在verilog中创建了一个ALU，只是为了模拟。但我想不出如何将两个16位输入相除。常规的A=B/C不起作用(其中B，C是input[15:0]，A是output reg[15:0])。我知道除法是一个非常复杂的操作，这将是实际的方法，但我这样做只是为了模拟。有没有更简单的方法来划分两个16位输入？
浏览 4提问于2013-04-22得票数 0
我用Xcode为Mac创建了一个简单的应用程序，它的构建和编译都很好。
如何创建首选项菜单？有没有一种简单的方法或者我必须创建一个新的界面？然后，我如何获取值并将其放入这些首选项？我确实找到了一个教程，但它是为iOS编写的，从我可以看到的情况来看，如果你是在Mac上开发，‘设置包’是不可用的。
浏览 4提问于2012-04-14得票数 15
回答已采纳
我被要求模拟Verilog程序作为我教学大纲的一部分。但是，我的大学使用的是Xilinx ISE，它不能在Mac上使用。
所以请帮我找出最好的软件，还有一些关于如何安装和使用它们的详细步骤。
浏览 10提问于2013-10-15得票数 7
3回答
我有一个物理闹钟(5美元)，它已经被编程用于打瞌睡，灯光效果等。他们都需要一个小处理器吗？...or，甚至有一个处理器的小兄弟，这个处理器非常便宜而且速度如此之快来完成这项简单的工作吗？这真的让我很好奇。
耽误您时间，实在对不起
浏览 9提问于2011-10-25得票数 5
回答已采纳
我试图使一个简单的DUT女巫包括这么多的实例，以实现到FPGA。但是我想制造每个84个I/O端口并连接它们。你能帮帮我吗?我该怎么办？
浏览 0提问于2018-02-26得票数 0
回答已采纳
扫码
添加站长 进交流群
领取专属 10元无门槛券
手把手带您无忧上云
相关资讯
热门标签
云服务器
ICP备案
腾讯会议
云直播
对象存储活动推荐
腾讯云开发者
