谁能解释一下为什么我的计数有一个刻度的延迟,而我的总和有两个刻度的延迟?我是一个初学者,所以这对一些人来说可能是微不足道的,但我真的不明白问题所在。这模拟了单个类型的硬币存储实体在自动食品分配器的情况下应该如何表现。最初,我认为与计数相比,总和的1个节拍延迟可能是由于2个不同的时钟进程中的2个信号,但似乎不是这样。考虑到这里需要一个顺序代码,我不知道如何至少为每个信号减少1个滴答的总延迟。如果两者都没有延迟,那将是最理想的。感谢您查看此问题。 use IEEE.std_logic_1164.all; use