腾讯云
开发者社区
文档
建议反馈
控制台
登录/注册
首页
学习
活动
专区
圈层
工具
MCP广场
文章/答案/技术大牛
搜索
搜索
关闭
发布
文章
问答
(9999+)
视频
沙龙
1
回答
定点数
在
systemverilog
中
的
表示
我应该如何在
systemverilog
中
表示
定点数
字,因为它不支持reg和logic.Is
的
定点数
字,使用real数据类型,正确
的
方法,或者我们可以使用任何不同
的
数据类型?我试着
在
systemverilog
中
做一个平方根函数,结果将是FP,例如sqrt(8) = 2.82。我
的
输入和输出(Sqrt)
的
数据类型应该是什么,这样我才能在验证时正确地检查小数点位置。
浏览 13
提问于2016-09-14
得票数 0
回答已采纳
2
回答
Verilog
中
的
有理数
、
我需要在我
的
Verilog代码中使用有理数。我寻找了所有的资源,但我找不到任何关于这个问题
的
信息。如何在Verilog
中
定义有理数。
浏览 0
提问于2011-05-16
得票数 2
回答已采纳
1
回答
SystemVerilog
中
的
符号和无符号不动点乘法
、
、
、
我有一个具体
的
问题,并要求提供更多
的
一般性指导。下面是一个说明问题
的
小测试代码。‘’是没有符号
的
数字。B是有符号
的
数字。为了产生正确
的
有符号结果,
SystemVerilog
似乎需要对乘法
的
两个操作数进行符号化。为了使它在这里工作,我必须在无符号数字
的
浏览 0
提问于2019-07-01
得票数 1
2
回答
定点到浮点以及向后转换
、
、
、
正在转换固定
的
点。(用于分数
的
固定n位)到IEEE双安全?测试:数字转换为浮动pt格式,然后返回到其原始
的
固定pt格式。
浏览 5
提问于2010-04-04
得票数 0
回答已采纳
2
回答
如何将float转换为fix16_14?
、
如何在C中将浮点数转换为定点格式
的
fix16_14?fix16_14
表示
2位整数和14位小数?考虑一个例子:-0.99633 =十六进制
的
c03c (二
的
补码
表示
)。请帮我解决这个C代码逻辑。
浏览 7
提问于2019-04-23
得票数 0
1
回答
verilog
中
的
大括号
、
我查看了一个程序,发现了以下代码:我不确定我正在经历
的
程序是用Verilog还是
SystemVerilog
写
的
。我知道
在
Verilog中大括号用于连接操作,但是我不太明白这里是做什么类型
的
连接。另外,因为我不确定给定
的
代码片段是Verilog还是
SystemVerilog
,所以我对代码感到困惑。另外,大括号是否
表示
SystemVerilog
…
中
的
另一
浏览 7
提问于2016-08-11
得票数 0
回答已采纳
2
回答
如何向FPGA发送
定点数
、
、
、
、
我有我
的
自定义IP包含32位
的
输入和输出.I也需要做一些
定点数
字
的
算术运算。但是这个
定点数
字应该从SDK发送到FPGA部分。所以我
的
问题是如何在SDK中将float_value = 0.2
表示
为定点?
浏览 2
提问于2015-05-13
得票数 1
1
回答
在
Z3求解器
中
,有没有一种方法可以用支持算术运算
的
定点
表示
法来
表示
数字
、
、
、
在
Z3求解器
中
,我希望使用定点
表示
法来
表示
数字,并使用四舍五入来执行算术运算。例如:假设X、Y和Z
表示
定点数
字类型, X[4,3] Total 4 digits number with 3 digits after the decimal.我知道,Z3支持数字
的
浮点理论,但不支持数字
的
算术运算
的
定点理论!是否有计划支持数字
的
不动点理论?如果没有,有没有办法使用Z3求解器
中
的
任何现
浏览 15
提问于2020-06-24
得票数 1
回答已采纳
1
回答
计算最准确
的
结果:
定点数
列表
的
总和
、
假设您必须将一些存储
在
大型数组L
中
的
32位
定点数
字相加,并且您希望获得尽可能准确
的
结果。此外,除了L和32位
定点数
字之外,不允许使用其他任何东西(即不允许将它们转换为64位)。对于L
中
的
数字之和,您将采用什么方法来获得最准确
的
结果?/最大值,以保持
在
L
的
范围之间。旁注:如果我们想要非常精确:我们进一步假设+操作可以产生+INF或-INF,这在编程语言中可以
表示
为
定
浏览 0
提问于2016-05-19
得票数 1
3
回答
在
C或汇编
中
是否有一个固定点
表示
、
、
据我所知,
在
C中
表示
分数依赖于floating point
表示
中
的
浮点数和双精度数。
在
x86 (或其他体系结构)上是否有任何可以操作这种类型
的
fixed point指令?
浏览 6
提问于2020-02-15
得票数 3
6
回答
如何在没有累积误差
的
情况下保持时间?
、
假设您需要以秒为单位
的
时间
的
定点
表示
,并且滴答之间
的
时间不能精确地以定点格式
表示
,那么如何在简单
的
嵌入式系统中跟踪时间呢?在这些情况下,如何避免累积错误。这个问题是对slashdot上
的
的
一个反应。 0.1秒不能整齐地
表示
为二进制
定点数
,就像1/3不能整齐地
表示
为十进制
定点数
一样。任何二进制定点
表示
都有一个小误差。例如,如果点后有8个二进制位(即,使用按
浏览 1
提问于2009-10-31
得票数 3
回答已采纳
1
回答
什么是
SystemVerilog
的
相当于VHDL
的
null关键字?
、
这主要用于“其他”部分
中
的
状态机,如下所示: when "001" => TmpData := RegA and RegB; when "100" => TmpData := not RegA;end case; 现在我
的
问题是,如何用
SystemVerilog
浏览 6
提问于2022-09-01
得票数 -1
1
回答
FIRRTL
中
的
定点数
表示
我正在尝试理解
定点数
字
在
FIRRTL
中
的
表示
方式。规范示例中提到Fixed<10>
的
宽度为1位,这是预期
的
吗?
浏览 12
提问于2020-07-07
得票数 1
回答已采纳
2
回答
verilog多维reg误差
、
、
、
、
本声明如下:产生此错误:首先,我使用
的
是Verilog,而不是
SystemVerilog
,那么为什么它给了我一个
SystemVerilog
错误?第二,造成这个错误
的
原因是什么,我如何修复它?我
浏览 12
提问于2014-08-03
得票数 0
回答已采纳
2
回答
负不动点数
表示
、
、
、
、
我正在编写一个通用例程,用于
在
十进制和二进制
表示
之间转换
定点数
字.请任何人告诉我哪一个来源是正确
的
,还是有一个标准
的
表示
符号不动点号码? 另外,如果2
的
补码
表示
是正确
的
,那么如何用零整数
表示
负数。
浏览 5
提问于2020-03-31
得票数 2
回答已采纳
1
回答
如何将定点VHDL类型转换回浮点型?
、
我使用
的
是IEEE定点软件包
的
VHDL。但是我得到了像11110001.10101这样
的
值(对于固定
的
q8.5
表示
)。所以我
的
问题是:如何
浏览 0
提问于2013-05-01
得票数 0
1
回答
将浮点数据类型转换为自定义
定点数
据类型
、
、
我有一个固
定点数
据类型:{ private readonly// Halp { }因此,要
表示
将float和double转换为我
的
数据类型
的
最佳方法是什么,反之亦然?
浏览 0
提问于2019-06-11
得票数 0
4
回答
如何使用python将浮点数转换为具有预定义位数
的
定点
、
、
我有numpy格式
的
32位浮点数(假设是正数)。我想将它们转换为具有预定义位数
的
定点数
字,以降低精度。例如,
在
matlab
中
,通过使用函数num2fixpt,数字3.1415926就变成了3.25.命令是num2fixpt(3.1415926,sfix(5),2^(1 + 2-5),'Nearest','on'),
表示
整数部分为3位,小数部分为2位。我可以使用Python做同样
的
事情吗
浏览 5
提问于2016-05-08
得票数 5
1
回答
像这样实例化
的
队列是什么意思?队列有可变
的
大小吗?
、
、
位31:0 queue_1$; 从上面的表达式
中
我所理解
的
是,这里实例化
的
队列是位类型,大小为32,但我在某处读到队列是一个可变大小
的
参数。问题来了,如果一个队列是一个可变大小
的
参数,那么为什么我们
在
它前面使用31:0?队列不会包含在31:0
的
参数
中
吗?(刚接触系统
的
Verilog需要一些帮助)。
浏览 3
提问于2021-04-19
得票数 0
3
回答
.NET -为什么C#
中
没有
定点数
字数据类型?
、
、
似乎固
定点数
据类型会有大量
的
用途。为什么
在
.NET
中
没有一个? 注意:我知道我们可以创建自己
的
类/结构来满足我们
的
定点目的和需求。这不是我
的
问题。我想知道为什么MS决定不包含
定点数
字数据类型。
浏览 0
提问于2011-02-22
得票数 11
回答已采纳
点击加载更多
相关
资讯
Python中的"%s"表示什么意思
小米在知识表示学习的探索与实践
鸿博股份在互动平台表示,Chatgpt作为人工智能的重要发展方向,在公司发展的范围之内,也有相关产品在研发测试阶段中。
域名解析记录中各符号表示的意思
须田刚一表示草蜢工作室未来有3个IP在开发中
热门
标签
更多标签
云服务器
ICP备案
实时音视频
对象存储
即时通信 IM
活动推荐
运营活动
广告
关闭
领券