当我在二进制文件中组装压缩指令子集时，我得到了32位指令，但我想我会得到16位指令，因为RVC子集是用16位编码的。RVC(压缩的)子集的指令在组装后总是扩展到32位指令，还是应该是16位长的？这写在RISC-V的正式指令集手册中：
RVC是在以下约束条件下设计的:每个RVC指令扩展为基本RISC-V指令之一: RV32I、R
浏览 6提问于2020-08-26得票数 4
1回答
我有使用RVC指令的汇编代码，如下所示： c.j 24 当我尝试汇编它时，我得到了32位的机器码，但我希望得到的是16位的，因为它是压缩指令。在二进制文件中，指令用32位表示，汇编指令的操作码对应于普通的RV32I指令JAL，而不是16位宽的C.JAL的操作码。我是这样编译的：riscv64-unknown-linux-gnu-gcc -c -mabi=ilp32
浏览 126提问于2020-08-25得票数 1
我几天前就开始使用risc-v了，但是昨天我遇到了一个问题。问题如下：riscv64-unknown-elf-gcc Program.c -o Program.o -m32 -march=RV32IM 10c6c: 00a12427 fsw fa0,8(sp)
10
浏览 5提问于2015-09-12得票数 6
1回答
我想用C语言构建一个RISCV模拟器，它将支持RISC-V ISA的有限指令集，仅限于具有64位扩展(RV32I和RV64I)的32位基础。但是我不太理解64位扩展是什么以及如何使用它们。谁能给我解释一下基础和扩展之间的区别，以及我如何在代码中区分它们？
浏览 146提问于2019-01-02得票数 1
2回答
RISCV指令集模拟器
、、、、
我正在寻找基于RISC-V的CPU指令集模拟器。我想观察不同CPU (RISCV和MIPS)上的危险。lw r3,B(r4)beq r5,r5,L1 L1: sw r5,B(r4)你有推荐的软件模拟器吗
浏览 12提问于2018-02-23得票数 1
我正在编写一个RISCV规范子集的仿真器，打算使用压缩的ISA作为我的自定义16位指令集的基准。我知道RV-C只是基础ISA的一个扩展，并不打算用于独立执行，但我想使用riscv32-unknown-elf-as汇编实用程序作为一种简单的方法来为我的模拟器/仿真器组装小程序。根据RISC-V ISA规范(在编写本文时)，C.SW指令采用7位立即值，并且该值左移两次(乘以4)，因为无论<em
浏览 27提问于2019-09-13得票数 0
回答已采纳
1回答
当我测试ISA指令集时，我发现RVC压缩指令测试程序集不受链接器的控制。如果链接脚本中的起始地址为0x00，RVC反汇编(转储)文件将显示RVC压缩指令的起始地址为0x00。但是，如果将链接脚本中的起始地址替换为任意地址，则RVC压缩指令测试代码的起始地址将从0x00001000开始。
链接脚本文件的内容如下。/tests/isa/rv3
浏览 11提问于2022-10-22得票数 0
回答已采纳
1回答
RISC-V中断处理流程
、、、
我正在寻找一个RISC-V处理器如何处理中断请求.
我看了网上的指令集手册和信息。重点在于准确地解释标题集:指令集。在我看来，如何处理中断是一个被称为处理器的“程序员模型”的问题。由于中断处理的部分不是用指令表示的，所以它不清楚地适合于有关指令集的文档。显然，跳入ISR并不是程序代码中任何地方显示的指令。指令集手册提供了对mret和mstatus
浏览 6提问于2020-05-20得票数 6
回答已采纳
我使用了11.1.0版本的riscv64-unknown-elf-gcc工具编译c代码，现在需要关闭RVC，我该怎么做？gccrv64e -march=rv64imafd arch-fib.c -o arch-fib
我尝试使用以下命令阻止RVC，但失败了。反汇编结果仍然有RVC指令。有没有什么方法可以在编译过程中删除RVC？
浏览 13提问于2021-11-01得票数 1
1回答
我是新手，但我需要模仿RISC-V使用qemu。作为我的模糊项目的一个开始，我如何给qemu一个指令集并将注册表中的更改作为输出。
浏览 15提问于2022-04-28得票数 0
3回答
RISC-V:即时编码变体
、、、、
在RISC-V指令集手册，用户级ISA中，我无法理解第2.3节立即编码变体第11页.有四种类型的指令格式R、I、S和U，然后是S和U类型的变体，它们是SB和UJ，我认为它们的意思是分支和跳跃，如图2.3所示。然后是由RISC-V指令直接生成的类型，如图2.4所示。所以我的问题是，为什么需要SB和UJ？为什么要用这种方式搅乱眼前的部分呢？说“RISC-V指令立即产生”是什么意思？它们是如何以这种方式产
浏览 1提问于2016-09-10得票数 19
回答已采纳
RISC-V汇编程序中的大多数指令将目标操作数排在源操作数之前，例如：li t1, 1 # destination, source但是存储指令的顺序颠倒了：
sb t0, (sp) # source, destination这种(有争议的)非对称汇编程序语法设计的动机是什么？
浏览 0提问于2020-01-19得票数 6
2回答
我正在尝试使用RISC-V汇编中的向量操作，特别是我需要用arch RV64iV或RV64GV编译我的源代码。我使用的是riscv64-unknown-elf- toolchain，参数如下： Riscv64-未知-精灵-gcc -o测试-march=rv32iv test.s 但我得到以下错误： 汇编程序消息:致命错误：-march=rv32iv:不支持的ISA子集‘V’ 谢谢
浏览 26提问于2019-02-01得票数 1
我知道汇编程序是转换成机器代码的。在8085指令集中，LDA有操作码"3A“。我的问题是汇编程序如何将助记符转换为操作码，最后转换为机器代码。如何将LdA助记符转换为3A十六进制代码
如果我想出一个新的架构和新的指令集。然后我如何创建一个汇编程序和助记符。
浏览 0提问于2016-06-03得票数 1
回答已采纳
1回答
我需要让我的RISC-V汇编在运行时编写指令-(这是Forth，这样用户就可以扩展该语言)。当我使用32位ISA时，这是相对简单的，比如说我想从我当前正在写入的地址获得一个偏移量，我会做一些事情，比如写出操作码： lui s8, [upper 20 bits of address]
addis8, s8, [offset] 当我有64位地址时，这不再起作用，因为我必须写出实际的操作码，而不仅仅是使用汇编技巧，如 li s8, address 我对<
浏览 41提问于2021-06-26得票数 2
回答已采纳
1回答
我正在使用RISC-RISC的一种形式开发一个处理器，目前我正在尝试设置工具链。我目前的处理器设计使用的是RV32I基指令集，我想要为这个ISA进行编译。但是，编写在站点上的工具链的默认配置是为RV64I ISA编译。
如何重新配置这个工具链以生成RV32I ISA的二进制文件？
浏览 3提问于2015-02-06得票数 0
回答已采纳
2回答
我想开始和玩一些AVX (高级矢量扩展)指令。我知道Intel提供了一个模拟器来测试包含这些指令的软件(请参阅)，但是由于我不想手动编写十六进制代码，所以出现了一个关于的问题，即目前哪些汇编程序知道AVX指令集？。我最感兴趣的是在Windows下运行的汇编程序，可以让它们接受Intel语法。
浏览 9提问于2009-11-15得票数 8
回答已采纳
云服务器
ICP备案
对象存储
实时音视频
即时通信 IM
腾讯云开发者
