我有一个程序，连接到一个图书馆，它也在开发过程中。当库更改时，我希望重新链接我的程序(因此我的先决条件列表中有.a文件，但我也希望能够使用$^自动变量(或类似的)来列出调用链接器中的所有其他目标。我还可以将makefile本身作为一些目标的依赖项列出，以确保如果更改makefile，就会重新编译这些目标。
是否有方法可以将特定文件标记为依赖项，而不让它出现在自动变量(如</
浏览 3提问于2012-05-29得票数 1
回答已采纳
3回答
假设我正在处理一个makefile，并且在顶部有以下变量声明：现在假设我想用一个特殊的命令编译每个目标，而不是像这样指定每个目标: file2.cppfile3.o : file3.cpp有没有更好的方法来使用我在上面声明的$(FILES)变量来实现这一点？类似于：
$(FILES:.cpp=
浏览 0提问于2010-12-01得票数 30
回答已采纳
1回答
我正在尝试安装以下数据库：$ make install
bzcat ne_vars.fr.dat.bz2 > ne_vars.fr.dat
bzcat
浏览 7提问于2015-02-09得票数 0
回答已采纳
我正在尝试编写一个makefile，它使用特定于目标的变量，但是当变量在每个目标和前提体中被正确设置时，先决条件列表本身并没有用变量更新，从而导致检查和调用错误的先决条件。如何在先决条件中更新特定于目标的变量？
在下面的示例中，make foo和make bar都应该打印"world"，但是make foo会打印"hello“。ech
浏览 3提问于2019-09-18得票数 2
回答已采纳
是否可以“安全”地展开makefile中的变量，转义makefile认为特殊的所有字符？例如，假设变量被用作目标： dd if=/dev/zero of=${external_chaos}如果external_chaos包含空格、;、#、:、,或其他makefile重要字符，那么整个规则就会变得一团糟。作为解决方案，我设想的是一些内置的功能，应该做到这一点，
浏览 1提问于2015-02-25得票数 5
回答已采纳
15回答
我有一个相当大的makefile，它通过从变量中计算名称来动态创建许多目标。(如foo$(VAR)：$(PREREQS))在对这些变量进行扩展之后，gnu是否可以被说服提出一个目标列表？我想要能得到目标的一个咏叹调制造。我正试图为我的shell编写一个完成函数。
浏览 13提问于2010-06-17得票数 100
回答已采纳
来自 的
请注意，这个变量实际上是与任何“全局”值不同的：这两个变量不必具有相同的风格(递归
浏览 4提问于2015-08-19得票数 1
回答已采纳
以下代码取自OpenWRT项目。有人能给出一个抽象的描述吗？提前感谢！# Copyright (C) 2007 OpenWrt.org# This is free software, licensed under the GNU General Public License v2.#
subtarget-default = $(
浏览 0提问于2010-01-03得票数 2
回答已采纳
2)如果包含的makefile包含一些规则和变量，这三种方法都应该使用--它是如何工作的？如果一个文件不止一次包含同一个makefile，会发生什么情况？我的理解是，makefile解释器(或者我不知道哪个术语更适合这里)在makefile中以行形式读取，如果有任何include指令，则生成<e
浏览 4提问于2014-04-25得票数 0
回答已采纳
我想在makefile中声明非文件目标
执行命令的当且仅当某些依赖关系已经重建。在最简单的情况下，这样的目标只是作为目标列表的“名称”。我能想到的唯一解决办法是用touch $@创建一个虚拟文件，但这会使源目录中充斥着不需要的文件。通常，makefiles通过在文件开始时将一组文件定义为变量</em
浏览 2提问于2019-07-29得票数 1
回答已采纳
我有一个顶级makefile，它为并行构建指定了-jn。这个顶级makefile调用了许多不同的组件makefile。不同的组件来自不同的存储库，其中一些支持并行构建，而另一些则不支持。但是，是否有一种方法可以在顶层指定-jn，让标志级联到某些组件，但对其他组件强制使用-j1？如果我在选定的低级别makefile中使用NOTPARALLEL虚假目标，这是否只对这些组件强制执行-j1？
浏览 6提问于2020-06-03得票数 0
回答已采纳
1回答
我阅读了GNU文档中的部分，但不明白如何在make规则中多次定义make变量。例如，请参见以下简短的makefile：run: a b
echo $(TARGET)其他可能相关的问题
浏览 2提问于2017-08-22得票数 1
回答已采纳
我有一个文件夹结构，里面有几个代码构建块，但我不知道如何创建必要的makefile来编译项目。我试着做了以下几件事，但没有成功：
我使用向导创建了这个项目，以便让eclipse自动创建makefile，并正确编译它。我观察到由eclipse自动创建的makefile是在workspace文件夹中创建的，但我希望它们位于我的项目文件夹中。作为测试，我所做的基本上是复制文件夹结构中的所有.mk文件和主makefile，就像eclipse在
浏览 0提问于2015-03-30得票数 0
1回答
我已经创建了这个简单的makefile，我想通过make运行所有的进程module2:如果我成功地运行了make module2，那么module2将被成功地执行，但是我希望所有的操作都在make命令中运行
浏览 0提问于2018-06-25得票数 0
回答已采纳
) -C src -f makefile_gen all我的目标是将先决条件列表中的所有文件( .h当我查看打印出来的数据库时，我看到MAKEFILES等于"C:\Users\User1\Desktop\A\ImpTarget.mk"，这很好，因为这意味着它应该在ImpTarget.mk中读取
如果已定义了环境变量MAKEFILES，则将其值视为
浏览 3提问于2016-06-30得票数 0
回答已采纳
1回答
我想通过makefile编译多个可执行文件，据我所知，拥有一个具有多个条目的目标将在所有条目中运行该目标的配方。我的例子是： $(EXE): $(OBJS) g++ -o $@
浏览 51提问于2021-11-23得票数 0
回答已采纳
2回答
如何获取GNU make Makefile的调用目标？make a-targetmake target1 target2 ...
我怎么才能把它们都弄到手？
浏览 0提问于2010-07-08得票数 50
回答已采纳
4回答
两者都是递归的( makefile中的规则使用make调用其他makefile来构建项目的组件)。
我将它们命名为'A‘和'B’，其中'A‘构建应用程序，'B’构建'A‘所使用的库。A中的顶级makefile调用'make TARGET=whatever‘，这意味着所有递归调用的构建比特都将目标值作为只读变量继承，包括来自B的构建系统，后者作为</e
浏览 6提问于2009-06-01得票数 6
我有一个bash脚本(比如A.sh)，它包含一个变量，如：我想知道如何在makefile中使用这个变量，它是从A.sh调用的，如下所示：make -f Makefile SayHello
浏览 4提问于2015-01-18得票数 2
回答已采纳
我希望在Makefile中的定义指令中注释一行或多行，以便在扩展指令时忽略该行。其目标是将注释行作为我的Makefile用户的提示，以显示一个可以包含在定义指令中的示例。该指令被扩展为目标。换句话说，我想要那个Makefile# @echo foo @echo Before call
$(ECHO_FOOMakefile:6:目标“
浏览 1提问于2016-07-11得票数 0
回答已采纳
扫码
添加站长 进交流群
领取专属 10元无门槛券
手把手带您无忧上云
相关资讯
热门标签
云服务器
ICP备案
对象存储
腾讯会议
云直播活动推荐
腾讯云开发者
