我将m位字保存在缓冲器中，然后需要动态地索引到缓冲器中以获得n位。同样，对于写作，我必须写在n的边界上，而不是m的边界上，这样才不会有某种碎片。为此，我使用read_pointer和write_pointer，registers.and需要使用指针作为索引从缓冲区中选择位。 {
浏览 23提问于2021-05-22得票数 2
所以，我有一个关于Chisel代码转换的理论问题。
我已经知道，Chisel代码被编译成Java，然后在JVM中运行，并发出等效的Verilog和C++源代码(针对较早版本的Chisel)。例如，在Chisel源代码中，我可以看到有一个Reg类，例如，它创建了寄存器的定义。然后，我可以在硬件设计中导入和使用这个类。但是，我不明白Reg类本身的描述与实际用途之间的区别何在。太让人困惑了。例如，假设我正
浏览 2提问于2017-08-07得票数 4
3回答
所以，我有一个关于Chisel代码转换的理论问题。我知道Chisel实际上是一组Scala定义，所以它被编译成Java字节码，然后在JVM中运行，就像变魔术一样，它输出了Verilog等价的描述，甚至是旧版本Chisel的C++描述。我猜测从Chisel到Verilog/C++的代码转换都是基于Scala反射的。但我不确定，因为我找不到任何与这个主题相关的东西。
那么，这是关于反射的吗？
浏览 0提问于2017-06-14得票数 6
例如，我需要确保一个寄存器数组是用块RAM合成的，然后在Verilog中：我如何在Chisel中编写类似的代码？
浏览 4提问于2017-12-27得票数 3
我想测试寄存器向量( registerFile)。下面是一个读取寄存器文件索引值的函数：- val io = IO(new Bundle，它具有大小大小的regnum寄存器。我使用变量输入对registerFile进行索引，并通过变量值输出registerFile的索引值。为了测试这个功能，我在testbench中创建了一个registerFile，
浏览 1提问于2020-04-05得票数 2
回答已采纳
1回答
当我使用Verilog时，我想这样定义一个寄存器： reg [7:0] cnt; cnt <= #1 cnt + 1;
end 因为使用了#1，所以在波形中，寄存器会在clk posedge后面稍有变化，这在调试时会清楚得多。我想知道我是否可以在chisel3中做到这一点？用Firrtl生成Verilog，用iotester生成"vcd“波形。
浏览 63提问于2021-05-07得票数 2
回答已采纳
1回答
我想知道在Chisel中Reg和Mem的用法有什么不同，以及我如何在常见情况下决定选择其中哪一个。我认为在存储大量数据时，Mem是最好的选择，因为它会将数据存储到静态随机存取存储器中，而不是使用FPGa切片中的触发器，对吗？如果我想实现一个很大的寄存器文件(通常大小的10倍)，最好使用Mem而不是Reg
浏览 7提问于2017-03-08得票数 1
回答已采纳
1回答
看来，Chisel中的大多数/所有Data类型都是密封类，不允许用户从它们扩展。是否可以添加有关某些用户定义的字段的信息，或者在将来添加支持？connection- Chisel obviously doesn't deal with behavioral modeling, but there are t
浏览 3提问于2020-09-22得票数 2
回答已采纳
简介：异常处理是现实生活中ABI功能的一部分吗？详细
但是，如果出现例外情况会是什么情况呢？我更感兴趣的是用C++语言编写的应用程序和动态库，它们是通过相同的或
浏览 5提问于2016-02-04得票数 0
回答已采纳
这是我想要完成的:我有一个Chisel加速器，它调用另一个Chisel加速器并传入一个值。我希望第二个函数中有一个while循环，其中的条件部分基于输入值。val in = Input(Reg(UInt)) val test = 0.U
}
我得到的错误是“chisel.Bool< io.in”是一个测试，而不是一个布尔值。如果是这样
浏览 5提问于2020-02-23得票数 3
5回答
例如，我知道一个int的最大值为2,147,483,647，存储在4个内存槽中(每个8位，总共32位，或者仅仅是一个字)。现在的问题是，由于RAM和寄存器分配都是动态的(在本例中我们使用4个内存插槽)，为什么我们甚至对数据类型有限制？与其使用</e
浏览 0提问于2018-09-15得票数 2
1回答
我有一组寄存器：reg [7:0] dataRegs [3:0]，还有一个单热信号：reg [3:0] oneHot。我只想向one-hot信号指示的寄存器写入一个值。因此，为了从特定的寄存器中读取数据，我有如下的三态缓冲器： for (i=0; i<4; i++) beginend 但是，我不确定如何使用相同的oneHot信号也写入此寄存器。我想知道是否有
浏览 28提问于2020-06-24得票数 1
回答已采纳
4回答
School of Divinity|Harvard Business School|Harvard College|Harvard School of Divinity|[ clear register 'a' ]
0"
浏览 0提问于2011-06-03得票数 4
回答已采纳
2回答
我正在尝试创建一个MIPS程序，其中用户设置他们想要输入的输入值(最多5个值)，然后输入这些值。是的，我知道我可以通过数组来做到这一点，但我正在尝试练习，这样我就可以学习正确地使用堆栈。
浏览 0提问于2019-12-13得票数 0
2回答
这个问题的背景是，我在英特尔处理器上使用64位地址空间。由于段寄存器的数量是有限的，我可以直接使用一个数字索引到GDT中吗？
浏览 4提问于2017-07-27得票数 0
回答已采纳
2回答
如何在不粘贴到剪贴板的情况下将一个寄存器的内容复制到另一个寄存器？我拉动了一个文本，它在默认的"寄存器中被拉动。现在我想在不删除/覆盖"寄存器的情况下复制另一个文本。所以我想把"寄存器的内容移到一些a或b寄存器中，这样我就可以在"中复制新的文本。该怎么做呢？
浏览 0提问于2009-10-01得票数 102
回答已采纳
2回答
如果我将一些指针或类似指针的值打包到SSE或AVX寄存器中，是否有任何特别有效的方法来解除它们的引用，进入另一个这样的寄存器？(“特别有效”的意思是“比仅仅为值使用内存更有效”)。有没有办法不将寄存器的中间副本写到内存中而取消对它们的引用呢？
编辑以澄清:这意味着，假设32位指针和SSE，使用XMM寄存器的四个部分同时索引到四个任意内存区域，并同时将四个结果返回到另一个寄存器。(“
浏览 7提问于2014-03-11得票数 1
回答已采纳
我正在尝试创建一个包含移位寄存器的数据路径，但我希望在等待新的输入时，整个过程能够被停止。我看到标准库中有一个shift寄存器，其中有一个启用行(虽然默认为true)。问题是，当我尝试使用它时，当启用值较低时，编译的verilog似乎并没有真正停止shift寄存器。R7 <= R8; if(io_enable) begin endendmodule
似乎移位
浏览 1提问于2014-10-06得票数 1
回答已采纳
扫码
添加站长 进交流群
领取专属 10元无门槛券
手把手带您无忧上云
相关资讯
热门标签
云服务器
ICP备案
对象存储
腾讯会议
云直播活动推荐
腾讯云开发者
