在quartus II中如何在Cyclone ii FPGA上实现看门狗定时器

文章/答案/技术大牛

发布

1回答

fpga、watchdog、quartus、qsys

我需要在Cyclone II FPGA板上实现一个看门狗定时器。我已经使用QSYS设计了系统，我需要知道下一步是什么来实现和测试看门狗定时器。

浏览 31提问于2018-12-29得票数 0

回答已采纳

1回答

如何将此代码作为Nios硬件运行？

c、assembly、fpga、intel-fpga、nios

我有一个Nios 2项目，应该能够作为硬件运行在我的FPGA上，但如何？我已经构建了它，我可以在模拟器中运行它：我在BSP编辑器中选择了uart0但是当我把它作为Nios硬件运行时，什么都不会发生。你能告诉我该怎么做吗？它可以用Quartus II程序员中的一个系统加载FPGA：更新可以在DE2板上运行操作系统，但是程序会执行得很

浏览 4提问于2013-08-01得票数 2

回答已采纳

1回答

软件无线电在FPGA上的实现

fpga、gnuradio、uhd

我有一个altera DE2 cyclone-ii fpga板，我想在it.Is上使用GNU无线电实现一个软件定义无线电( SDR )项目可以加载Ettus Research.If提供的USRP硬件驱动程序( FPGA build)可能我可以做it.If没有其他方法在FPGA上实现SDR :)

浏览 6提问于2020-03-03得票数 0

6回答

开源现场可编程门阵列开发工具

fpga、toolchain

我想学FPGA编程。我听说过各种关于专有工具的恐怖故事。有没有完全开源的工具链？如果没有，我该如何学习呢？我的背景:熟悉、C++、汇编和架构。

浏览 5提问于2010-01-13得票数 31

回答已采纳

1回答

PC机到FPGA的数据传输

usb、fpga、intel-fpga、quartus

我在FPGA中有一个简单的函数(就像一个加法器)，但是我想要这个加法器从( Quartus II )获得来自PC的输入，例如，我想增加两个12位数，但是我没有足够的开关。如何从pc机获取输入并发送到FPGA，以及如何在FPGA中获取它们？(我只有USB扩音器电缆)

浏览 0提问于2016-11-23得票数 1

1回答

如何在linux中查看/打开.sof文件？

linux、file

在linux中有查看/打开这类文件的方法吗？

浏览 4提问于2017-11-16得票数 0

2回答

通过一些研究，我似乎选择了Xilinx工具(Xilinx SDK / Vivado)或Intel工具(Quartus II)。对于Xilinx板，我找到了一个我认为接近我喜欢的东西：，尽管我对一些实现细节仍然有些怀疑。对于气旋V，我找不到任何类似的东西，但也许我找错了地方。此外，我找到的许多将开源工具用于zynq-7000和cyclone V的示例似乎都假定嵌入式linux已经在目标系统上运行，而这对于我想要做的事情来说并不是必需的。相反，我想运行Freertos。我发现：如

浏览 5提问于2020-04-25得票数 0

3回答

如何在Altera Quartus中生成.rbf文件？

fpga、intel-fpga、quartus

如何从windows上的Quartus输出文件.sof生成它们？

浏览 0提问于2015-03-02得票数 3

回答已采纳

1回答

VHDL门控时钟如何避免

vhdl、clock、fpga

我收到了一条避免门控时钟的建议，因为它可能会导致宽松和定时限制的问题。但我想问一下，我能考虑什么，就像一个门控时钟。例如：process(ModuleCLK) if (rising_edge(ModuleCLK) and StopCount = '0') then RESET <= '0';

浏览 1提问于2015-04-16得票数 5

回答已采纳

1回答

DE1-适用于演化硬件的SoC板卡FPGA

fpga、genetic-algorithm、intel-fpga

我想重现Adrian Thompson博士的实验，他使用遗传算法生产了一种芯片(FPGA)，可以以非常有效的方式区分两种不同的声音信号。有关更多信息，请访问此链接：谢谢您一直鼓励我。

浏览 0提问于2015-07-27得票数 2

2回答

如何使用Nios II打开文件

c、nios

iam当前在Quartus II v12.0中使用NIOS II 由于Nios II使用C语言，它将被允许打开文件，但命令fopen("filename"，"readmode")；不可用，因为它不在Nios的stdio.h上，所以我的疑问是，如何在Nios中打开文件？

浏览 6提问于2012-09-05得票数 1

回答已采纳

2回答

如何为我的fpga创建时钟信号

vhdl、clock、xilinx

我的问题很简单，因为我在我的Xilinx sp605板上有一个200 My的时钟，由于我的设计只能在100 my上运行，所以我希望输入时钟是100 my，所以为了实现这一点:我是只需要在UCF文件中写入时钟值<0> IOSTANDARD = SSTL15_II;Net fpga<5>

浏览 0提问于2013-06-10得票数 1

1回答

如何在Quartus II中分配引脚

vhdl、intel-fpga、quartus

我们正在考虑将一些代码移动到CPLD或FPGA中，以使其更快。我以前曾与Xilinks和他们的工具套件合作过，但出于某种原因，我们决定这次使用Altera，所以我尝试适应Quartus II。在Xilinx中，我会编辑netlist文件，但是在Quartus中找不到这样的东西。它没有列在我在项目导航器中的文件中，但是我在Planner中分配的引脚

浏览 3提问于2011-04-11得票数 3

回答已采纳

1回答

我可以在项目中生成的最大LPM_DIV量是多少？

verilog、fpga、divider、intel-fpga

我想知道，如果我的LPM_DIV板是5CSEMA5F31C6NDE1-SOC，我可以在一个项目中生成多少个(Altera除法器)。我打算做一个项目，在这个项目上，我必须通过许多在同一时间(同一时钟)工作的除法器来处理数据，总数从4到4096不等。我想知道这在FPGA中是否可行。PD:一位朋友告诉我，产生这么多的除法器实际上是可行的，但只是在仿真中，而不是在FPGA中进行合成，Quartus II会给我一份报告，上面写

浏览 4提问于2016-11-17得票数 1

回答已采纳

1回答

如何在Quartus II中查看状态机的触发器

vhdl、state-machine、quartus

我有一个由Quartus II中的VHDL代码创建的电路，还有一个状态机。我选择了编码类型：one-hot。我有9个州，所以我应该有9个人字拖。如果有必要，我会添加我的代码。

浏览 4提问于2016-06-25得票数 1

1回答

让FPGA用verilog在“线外”引脚上输出声音

audio、verilog、fpga、intel-fpga、quartus

我正试图为FPGA编写一个verilog代码，它将从嵌入的“线外”引脚输出声音。我使用Quartus II和Altera DE1。它使用wolfson WM8731编解码器，手册在这里：我已经找到了很多关于如何使用

浏览 5提问于2015-05-29得票数 0

1回答

VHDL -按下按钮事件时递增寄存器值

vhdl、fpga、intel-fpga

我对VHDL非常陌生，正在尝试弄清楚如何在Altera Cyclone II上做一些相当基本的事情。FPGA有四个按钮-其中两个需要编程以增加和减少所选寄存器(0-F)，两个需要编程以增加和减少该寄存器中的值(从00到FF)。

浏览 0提问于2013-01-24得票数 3

回答已采纳

3回答

可分布式fpga设计

fpga、software-distribution、xilinx-ise

我是fpga编程的新手，我想知道如何让我的fpga设计具有可分布性。这是我脑海中的场景。我有一个计算机网络，每个计算机都部署了一个基于fpga的外围设备。我想定期更新外围设备上的fpga设计。我如何才能在不花大价钱购买软件许可证的情况下实现这一目标？我有一个fpga的小型开发工具包，它附带了一个加载示例设计文件的可执行文件(它是Altera fpga FYI)。我正在使用Xilinx ISE进行fpga开发。主机运行的是debian

浏览 4提问于2014-11-27得票数 1

2回答