举个例子，我有一个计时器进程，有没有这样一个命令来在modelsim模拟过程中修改整数变量范围？例如，我知道有"change“命令，但它只修改当前的整数值，而不是整数的”范围“。出于工作目的，我不能更改这些值，只能通过modelsim命令来修改这些值。 variable timer : integer
浏览 11提问于2020-04-22得票数 0
我的问题与modelsim所做的初始化有关。我希望使用特定范围内的整数(例如，范围0到511 )。下面是用VHDL编写的声明：如果我没有初始化这个信号(例如在一个重置中)，那么在默认情况下，modelsim会分配最左边的值。对于我的信号，它将是0。
我的问题是，我想强制models
浏览 4提问于2018-07-25得票数 2
1回答
我使用Modelsim命令行模拟并生成所有信号的WLF。语言是VHDL。
问题是，我在VHDL封装中定义了许多信号，但在仿真结束后，这些信号在WLF中不可用。是否有任何命令或modelsim.ini需要修改以将包信号转储到WLF？
浏览 6提问于2015-06-18得票数 1
在Modelsim中有一个“全部编译”按钮，它编译项目中的所有文件，以便对它们进行模拟。但是当按钮被按下时，它不会显示这些命令是什么吗？
在终端中输入什么命令才能执行相同的操作？
浏览 3提问于2011-11-26得票数 1
例如，我想对ModelSim中的几个参数进行修改，比如MessageFormat。在这个程度上，我对位于安装目录中的modelsim.ini文件进行了更改，但是当我重新启动ModelSim时，默认参数仍然存在。根据ModelSim的用户指南，这个过程非常简单：
在</e
浏览 18提问于2015-05-05得票数 2
回答已采纳
我试图在Modelsim中编译以下代码： #( ) ... );Modelsim写道，ADDR_W是未知的。也讨论了类似的问题，但是Modelsim的行为并没有被讨论，不
浏览 5提问于2015-04-18得票数 2
回答已采纳
1回答
我正在使用一个VHDL代码来调试我的设计，在ModelSim上的模拟中我应该能够看到很多信号。我的问题是，是否有必要在我的顶级实体上声明输出，这样我就可以将它们连接到这些内部信号，还是有其他方法从ModelSim访问它们？
浏览 3提问于2015-03-27得票数 1
回答已采纳
2回答
我已经用TCL为ModelSim编写了测试自动化脚本，它的本质是运行if {$assertion_count} {} else {}
对于一些较旧的ModelSim版本(特别是PE 6.5b)来说，这很好，但是在切换到PE 10.4之后，as
浏览 0提问于2015-03-27得票数 0
回答已采纳
1回答
我正在努力使用泛型来定义组件接口(port)的记录。在一个较老的问题中，我曾被指出使用类型泛型。然而，我不知道如何访问字段的记录。是一个答案，被使用的记录类型为泛型是推广的。我从modelsim获得了一个编译错误：** Error: ****.vhd(22): VHDL Compiler exiting
浏览 2提问于2013-05-28得票数 0
我在VHDL代码中有一个变量，它是真实的，可以是正的也可以是负的。我使用以下方法将其转换为整数：问题是，如果I_data_integer I_data_real为负值，例如-523467.0，则-523467.0的值仅为正，即523467。我的要求是将实际值的符号传递给整数。
我用的是Questasim 10.4c。救
浏览 9提问于2015-10-27得票数 1
我创建了库" work“，但是当我尝试使用命令"vmap”时，我会连续收到大约20次警告：“** 警告：(vmap-7)未能在创建模式下打开锁定文件。权限被拒绝。(errno = EACCES)”。之后，它将显示以下错误：“"C:/intelFPGA/20.1/modelsim_ase/win32aloem/../modelsim.ini_lock". --放弃等待锁。/modelsim.ini ** error:
浏览 3提问于2021-11-17得票数 1
我试图使用下面的代码在ModelSim中使用Verilog中的数组来声明1MB内存模型。我还需要地址空间中有地址0x80020000。while loading design但是，如果我将内存索引从7FEF_FFFF初始化为7FFF_FFFF (也应该是1MB)，那么一切都很好，我可以在模拟中看到分配的内存如果我修改了从7FEF_FFFF到8000_0000的范围，那么在编译期间就会出现
浏览 2提问于2012-05-16得票数 0
通常，当我在modelsim中输入命令时，如果命令中有星号*，它会列出与通配符匹配的可用文件。我做的最常见的一个问题是然后弹出一个窗口，显示扩展名为*.do的所有文件，我可以使用箭头键选择要对其执行命令的文件。
当这个建议窗口打开时，我不小心点击了X，它就关闭了。即使在重新启动modelsim之后，当我输入相同的
浏览 0提问于2019-04-14得票数 1
1回答
我一直在做一些简单的测试，我发现了一个我不完全理解的问题。 toggle <= not toggle; END IF;当在ModelSim要在模拟器中运行，我必须将范围定义为：有人知道为什么会发生这种事吗？该代
浏览 2提问于2015-03-11得票数 4
回答已采纳
3回答
我的VHDL代码中有一个断言，它验证通过组件实体传递的泛型。断言的严重性被设置为失败，因为如果泛型被误用，我想退出模拟。然而，在模拟ModelSim DE时(我只试过10.6c，32位)，断言不是第一件要计算的事情，对于与泛型值相关的不同数组长度的信号分配，会出现不同的错误(这就是断言存在的原因)。我使用以下两个ModelSim命令编译和模拟：
vcom -wor
浏览 2提问于2018-02-03得票数 1
1回答
最近，我想使用python脚本在linux.This中设置环境，这是我的代码中的一行：我的setup.csh文件如下：add ds5-2013.06但是当我运行我的python时
浏览 2提问于2016-02-22得票数 0
2回答
为什么下面的时钟生成语句在ModelSim/QuestaSim中没有100%的代码覆盖率？clk <= not clk after 5 ns when not finished;library ieee; wait;end architecture;
如果我添加这个else分支：else unaffected，那么我将获得100%的<
浏览 21提问于2017-02-07得票数 3
2回答
当我在VHDL和Verilog模式下用模拟Cocotb的QuestaSim时，我得到了一个不同的时钟周期。对于中的两种模式，时钟都是以相同的方式生成的。Timer(5000)
def run_test(dut): # stripped un
在Verilog在VHDL模式下运行时：
make SIM=questa GUI=1 TOPLEVE
浏览 19提问于2016-03-30得票数 2
回答已采纳
我想用Python来表示一组整数范围，在这里可以动态地修改集合并测试其是否包含。具体来说，我想将此应用于文件中的范围或行号。我可以定义我关心的地址范围，包括：450 - 470 然后，我希望能够在集合中添加一个潜在的重叠范围，以便当我添加460 - 490时，该集合变成：200 - 400 700 - 900
但是，可以从集合中删除
浏览 3提问于2018-05-29得票数 7
回答已采纳
扫码
添加站长 进交流群
领取专属 10元无门槛券
手把手带您无忧上云
相关资讯
热门标签
云服务器
ICP备案
对象存储
腾讯会议
云直播活动推荐
腾讯云开发者
