在Vivado 2020.2的模拟中，VHDL记录字段不会更新
可能是由于以下几个原因：
- 错误的代码逻辑：请检查代码中是否存在逻辑错误，例如在字段更新之前缺少必要的触发条件，或者在字段更新之后未正确处理相应的信号。
- 同步问题：在时序设计中，需要注意信号的同步。如果记录字段的更新是依赖于时钟信号的边沿触发，那么请确保在记录字段更新之前，时钟信号已经被正确同步。
- 模拟设置问题：确认一下是否正确设置了模拟的时钟频率和仿真时间。如果时钟频率过高或者仿真时间过短，可能导致记录字段无法正确更新。
针对Vivado 2020.2中VHDL记录字段不会更新的问题，腾讯云提供了云计算服务，其中云开发平台提供了云主机服务、容器服务、Serverless服务等，可以满足不同应用场景下的需求。推荐使用腾讯云的云服务器CVM，它提供高性能、可扩展的虚拟机实例，可以满足开发者在云计算领域的各种需求。了解更多关于腾讯云云服务器CVM的信息，可以访问腾讯云的产品介绍页面：腾讯云云服务器CVM。
相关·内容
我第一次注意到这个问题是在this的帖子里。我现在已经做了一个MCVE。end loop; END func_manipulate_custom_record_array;
end package body; 以及要模拟的测试平台在第7个周期之后，您将注意到output_custom_arr阵列的sync和enable字段不会按照函数指定的方式进行更新。<em
浏览 36提问于2021-10-01得票数 0
1回答
我有一个行为模拟，它将模拟后所需的所有信息存储在一个.txt文件中。我需要运行这个模拟大约8000次与不同的参数，这是在MATLAB中生成的。我想运行一个具有不同参数的TCL脚本。到目前为止我所拥有的是：system('C:/Xilinx/V
浏览 4提问于2016-04-20得票数 1
我正在vivado 2020.2中构建一个vhdl项目。我的工作目录位于我的O.S.的本地桌面上，它有以下结构： datasets\ testdata\test_data.txt <<source files here>> <<testbenches here>> <
浏览 8提问于2022-04-23得票数 0
回答已采纳
一家供应商正在使用一种工具，可以将一些代码编译成原始的VHDL。他们不希望我看到原始代码，而是希望对输出文件进行加密。目前，他们使用Vivado将其加密到EDIF网表中。在实现设计时，这是很好的；我把它当作一个黑盒，使用i/o的包装器并写入位流。他们向我保证他们的黑匣子设计是可行的。我确实看到我的资源使用量达到了我的预期，但是我想模拟和验证他们的结果。当
浏览 79提问于2016-05-12得票数 1
1回答
我在Linux上，我用的是questasim 2012.2b。=> b_dsp, p => p_dsp -- full precision 每次我尝试用questasim模拟上面的情况时在查找时，我确实发现了一个名为：dsp_c.vhd的文件，它看起来像.xci文件的模拟包装器。现在，我想最初我可以添加到.dep中：我
浏览 1提问于2015-07-10得票数 1
我正在尝试设计一个带有vivado的AXI_master外围设备。我在vivado菜单中使用了axi外围生成器，并修改了生成的vhdl代码。在vhdl代码中，有一个函数clogb2声明了以下代码： variable depthdepth / 2;
浏览 12提问于2017-06-23得票数 3
回答已采纳
从我的阅读资料来看，"Hello World“只会在模拟过程中被打印出来。我想把这个Verilog代码转换成VHDL。更具体地说，我想在VHDL中使用这个特性，我只想在仿真中执行代码。;但是，我知道VHDL中没有宏。还有其他方法可以让代码只在模拟过程中执行吗？我目前正在使用Vivado ML版本2021.1。
浏览 12提问于2022-10-04得票数 1
在VHDL中，有没有一种方法可以在调用stop之前刷新输出缓冲区？(通常，他们想让你摆弄模拟器调用标志来做这件事...我更喜欢这个问题的代码解决方案) 换句话说，我想要停止，而不是$finish，而是在调用$stop之前刷新输出缓冲区； 示例： library ieee，在VHDL模拟中发出stop之前，报告"message 1“不会输出到模拟屏幕上……这让我的<
浏览 34提问于2020-10-08得票数 0
3回答
我编写了一些vivado RTL，然后向实体的端口添加了一些vhdl属性，以定义Xilinx Vivado工具的接口，如下所示：use ieee.std_logicGHDL产生以下错误：vivado_rtl_island.vhdspecification
vivad
浏览 5提问于2019-06-04得票数 2
我发誓vivado有一个错误，因为它从不刷新RTL文件verilog或vhdl的任何接口更改，当它被粘贴到带有"add模块“的”块设计“中之后.让Vivado块设计器看到文件更改到verilog或vhdl文件的接口到“块设计”中的秘诀是什么？然后你试图通过删除块设计中的"rtl模块“来强迫它，但是不知怎么它仍然缓存并且看不到它，所以你最终破坏了你的</e
浏览 1提问于2019-06-07得票数 3
回答已采纳
我试过Vivado和Quartus，但它们都很重，而且工具对于初学者来说非常复杂。对于正在学习VHDL的初学者，是否有一个轻量级的免费IDE +模拟器？
浏览 4提问于2014-08-15得票数 7
回答已采纳
我是Vivado和VHDL的新手，我想在一个基本问题上获得一些指导。我猜我可以创建自己的库，并在我的项目中使用它们，就像我对缺省库和基础库所做的那样library IEEE;use IEEE.std_logic_unsigned.ALL;
现在，通过在网上浏览，我还没有找到任何具体的答案，没有任何直接的方法来“添加库”(至少在我的Vivad
浏览 2提问于2015-03-12得票数 4
2回答
我有一个记录类型(REC)，它包含一个类型为VECTOR的元素，它是STD_LOGIC的一个无约束的2d数组。);
但是，在我试图设置数据大小的行中，Vivado引发以下错误：
Sliced name is allowed only on single-dimensi
浏览 0提问于2020-12-09得票数 1
回答已采纳
3回答
Xilinx设备特定原语
、、、
我需要Xilinx设备的特定于设备的原语列表。我知道ISE有一个模板列表，还有PDF用户指南，但我需要它们作为文件夹中的文件列表，以便我可以解析它们并提取每个模块的名称和端口列表。
浏览 0提问于2017-01-20得票数 0
我需要一些关于Vivado 2015.4的帮助。VHDL因此，这些变化没有得到承认。因为我失踪了的一些原因。我保存了文件，我还试图通过在层次结构中向上移动它来更改编译顺序，但没有更改。这里我漏掉了什么？其中一定有我没有设置的设置，因
浏览 1提问于2016-05-18得票数 1
我试图创建一个七段显示控制器在Vivado 2020.2使用VHDL 2008。实体需要按系统时钟速率和时间进行参数化，以显示显示中的每个数字(有8位数字)。下面是我到目前为止掌握的代码：use ieee.std_logic_1164.all;use ieee.numeric_std_unsigned.all，Vivado正在标记一个语法错误“接近结束进程”。我很确定c
浏览 7提问于2021-11-02得票数 1
回答已采纳
我试图在vivado中的systemverilog项目中使用两个vhdl模块。(在同一项目中)
我试过在开始时使用include关键字，这不会给我带来错误，但是在合成时失败，这里是错误。Synth8-2715语法错误接近-- "C:/Users/Batuhan/Desktop/fpga_VHDL_uart/Sonar_FPGA-master/src
浏览 0提问于2019-07-23得票数 1
回答已采纳
在下面的代码中，我将cipher_temp2初始化为整数值1，但是当我模拟我的代码时，我看到cipher_temp2的值被初始化为0，而不是0。我找不出哪里出错了。
浏览 7提问于2017-01-17得票数 0
2回答
在调试Vivado ()中用户定义的物理类型的处理时，我发现了类型转换从实到整数的不同行为。["D:/Temp/PhysicalTest_Vivado2014.4/vhdl/Top_PhysicalTest_Simple.vhdl":81]
浏览 4提问于2015-01-07得票数 7
回答已采纳
扫码
添加站长 进交流群
领取专属 10元无门槛券
手把手带您无忧上云
相关资讯
热门标签
云服务器
ICP备案
对象存储
腾讯会议
云直播活动推荐
腾讯云开发者
