3回答
我的教授指派这门课编写一个C程序，使用基本加法器来模拟32位加法器。我知道一个32位加法器是由8个4位加法器组成的。然而，我甚至不确定如何用C语言模拟一个4位加法器。我需要实现一个4位二进制波纹进位加法器、一个4位二进制超前进位生成器和一个4位超前进位加法器。从全加法器的真值表和卡诺图中，我得到了求和和的函数并进行输出。对于Su
浏览 3提问于2013-02-05得票数 1
1回答
我正在尝试创建一个音频流，它有一个恒定的音频源(在本例中是audiotestsrc)，我可以偶尔通过play_file()方法向其中添加来自文件(各种格式，这就是我使用decodebin的原因)的声音。为此，我使用了加法器。但是，由于某些原因，我无法正确添加第二个声音。程序不仅不能正确播放声音，还会完全停止原始的audiotestsrc。到目前为止，我的代码如下：
pipe = gst
浏览 0提问于2011-01-21得票数 4
回答已采纳
1回答
当我们为加法器C=A+B编写代码时，使用哪种加法器在FPGA中实现。我们能否建立更快的加法器，以减少我们的延迟通过妥协的面积。
浏览 3提问于2015-03-02得票数 0
回答已采纳
1回答
我必须实现一个串行执行A+B+C+D的电路。问题是，为了使设计功耗低。我必须关闭另外两个不在使用中的加法器。我所能想到的就是启用和禁用信号，但这会导致延迟问题。A、B、C、D可以在每个时钟周期内改变。开始信号用于指示何时需要新的</em
浏览 3提问于2013-09-10得票数 1
现在我有了另一个53位高度优化的hans carlson加法器模块，以如下形式编写：我想用这个加法器来做for循环中的求和行(在代码中提到)。我在实例化always块中的加法器时遇到问题。另外，我不想有这个加法器的106个实例(由于for循环)。你能帮我写这段代码吗？module mul1(
浏览 2提问于2017-05-10得票数 0
1回答
我很难通过我的半加法和全加器测试，我想知道我在FullAdder()和HalfAdder()方法中的逻辑有什么问题吗？我的测试似乎没有因为某种原因而通过..。'ok'
def HalfAdder(self, x, y, s, c)not x,y,notx_and_y),self.AndGate(x,not y,x_and_noty),allwire)
cwire=se
浏览 1提问于2015-12-07得票数 2
回答已采纳
4回答
今天，我遇到了两条我从未见过的错误信息。这对我来说是全新的。initializer("const string literal");在编译时，GCC给出了以下错误：prog.cpp:6: error：“加法器项21> item”的声明隐藏了参数prog.cpp:3:注意:候选人
浏览 1提问于2011-03-14得票数 3
回答已采纳
2回答
我正在创建一个具有可变位数的全加器。我有一个组件，它是一个半加器，它接受三个输入(两个要相加的位和一个进位输入位)，并提供两个输出(一个位输出和一个进位输出位)。我需要把一个半加器的进位和另一个半加器的进位联系起来。我需要这样做的次数是可变的(如果我要加4位数，我需要4个半加法器。如果我要做32位数，我需要32个半加法器)。我打算使用信号将一个半加器的进位输出与另一个半加器的进位输入联系起来，但我不知道如何创建可变数
浏览 2提问于2012-11-06得票数 1
2回答
我试图用VHDL语言制作一个8位数组乘法器，我使用阵列乘法器的标准结构来实现这一点，我有一个BDF文件接收A(乘法器)和B (乘法器)，在这个BDF文件中有一个叫做“加法器”的块，它使A和B的乘积的和产生问题，它显示的数字比正确的值低得多。
上面的图像显示了从and_arrays到加法器的连接。我对加法器中的和使用以下逻
浏览 7提问于2016-06-02得票数 0
回答已采纳
1-)我很好奇ISE合成器是如何在Virtex中实现加法器的。我的意思是，最小的加法器块大小是多少？但是应该有超前进位的实现。因为关键路径与输入宽度成对数增加。signal a, b, c: signed(63 downto 0);c <= a + b;s
浏览 2提问于2015-01-30得票数 0
是一个小型的16位微控制器，没有浮点运算和整数运算，只有16/16除法和32/16除法，都需要18个周期。目前，我正在使用一个非常慢的软件例程(~7500个周期)来做64/32除法。类似于我已经使用16x16乘法器和加法器来计算32x32乘法吗？我使用的是C语言，但我可以使用任何关于如何实现它的一般解释……我希望目标是<200个周期(如果可能的话)。
浏览 1提问于2011-01-23得票数 22
回答已采纳
日安，问题出在减法上。它不能工作，甚至在纸面上也不行。让我给你举个例子。假设我想做350 - 5050: 00000000 00110010
因此，如果我让一个加法器处理低位，而另一个加法器处理高位，它根
浏览 1提问于2014-09-23得票数 2
2回答
如何计算二的补码
、、、
在公式中没有明确使用0001 (使用power - 1111 -或ground - 0000)的情况下，如何获得4位数的2的补码？
我尝试使用拆分器，但将单独的1位数重新构造为4位数不起作用。
浏览 1提问于2013-01-28得票数 1
2回答
我是vhdl语言的新手，所以请耐心听我说。我刚刚完成了1位加法器的vhdl代码，但我在写4位加法器时遇到了麻烦。这就是我到目前为止所得到的，如果有人能给我指出正确的方向来查找什么，那就太棒了！
浏览 1提问于2013-09-14得票数 1
2回答
到目前为止，我正在尝试使用套接字和端口80连接到粘贴板，然后使用请求来获得粘贴板页面上的HTML。我知道到目前为止我所得到的可能还远远不够，但这里是：#include <string.h>#include <netinetprintf("Successfully sent html fetch request"); printf("test\n");
上
浏览 27提问于2016-07-29得票数 0
1回答
我想用VHDL语言构建一个完整的加法器，并读取其中一个引脚的结果。entity main isend entity main;
一揽子:FT256
浏览 1提问于2016-01-28得票数 0
回答已采纳
扫码
添加站长 进交流群
领取专属 10元无门槛券
手把手带您无忧上云
相关资讯
热门标签
云服务器
ICP备案
对象存储
即时通信 IM
腾讯会议活动推荐
腾讯云开发者
