开发者社区

文档建议反馈控制台

最新优惠活动

文章/答案/技术大牛

发布

ISE Design Suite 14.7中的"logical root block and symbol is not supported in target“错误

ISE Design Suite 14.7中的"logical root block and symbol is not supported in target"错误是指在使用ISE Design Suite 14.7进行逻辑设计时，出现了逻辑根块和符号不支持目标错误。

这个错误通常是由于设计中存在一些不受支持的元素或配置导致的。可能的原因包括：

逻辑根块或符号的配置不符合目标设备的要求。
使用了不受支持的IP核或库。
设计中使用了不受支持的语言特性或语法。

为了解决这个错误，可以尝试以下步骤：

检查逻辑根块和符号的配置：确保它们符合目标设备的要求。可以参考ISE Design Suite 14.7的文档或用户手册来了解目标设备的支持情况。
检查使用的IP核或库：确保使用的IP核或库是与ISE Design Suite 14.7兼容的版本。可以查阅相关文档或官方网站来获取兼容的IP核或库。
检查设计中的语言特性或语法：确保设计中没有使用不受支持的语言特性或语法。可以参考ISE Design Suite 14.7的文档或用户手册来了解支持的语言特性和语法。

如果以上步骤都没有解决问题，可以尝试以下额外的措施：

更新到最新版本：检查是否有ISE Design Suite的更新版本可用，并尝试更新到最新版本，以确保使用的是最新的功能和修复。
联系技术支持：如果问题仍然存在，可以联系ISE Design Suite的技术支持团队寻求帮助。他们可以提供更具体的解决方案或建议。

腾讯云相关产品和产品介绍链接地址：

腾讯云计算产品：https://cloud.tencent.com/product
腾讯云数据库产品：https://cloud.tencent.com/product/cdb
腾讯云服务器产品：https://cloud.tencent.com/product/cvm
腾讯云人工智能产品：https://cloud.tencent.com/product/ai
腾讯云物联网产品：https://cloud.tencent.com/product/iot
腾讯云移动开发产品：https://cloud.tencent.com/product/mobdev
腾讯云存储产品：https://cloud.tencent.com/product/cos
腾讯云区块链产品：https://cloud.tencent.com/product/baas
腾讯云元宇宙产品：https://cloud.tencent.com/product/mu

页面内容是否对你有帮助？

有帮助

没帮助

相关·内容

ISE 关联 Modelsim 详细操作

我们在使用ISE时，有部分同学可能还是习惯使用Modelsim，在此，我们就ISE和Modelsim的关联做一下介绍。

01

FPGA系统性学习笔记连载_Day2-3开发流程篇之ISE 14.7

连载《叁芯智能fpga设计与研发-第2-3天》【工程建立、verilog代码编写、分析综合、仿真、程序下载、程序固化】之 ISE 14.7

00

ISE 14.7 安装教程及详细说明

本系列将带来FPGA的系统性学习，从最基本的数字电路基础开始，最详细操作步骤，最直白的言语描述，手把手的“傻瓜式”讲解，让电子、信息、通信类专业学生、初入职场小白及打算进阶提升的职业开发者都可以有系统性学习的机会。

02

ISE14.7兼容性问题集锦

本文介绍了ISE14.7安装与常见问题解决方法。首先，针对Windows和Linux系统，介绍了安装步骤和常见问题解决方法。然后，针对软件安装完成后license忘记添加的问题，提供了解决方法。最后，针对Isimulator仿真问题，提供了错误提示解决方法。

05

ISE的FPGA程序加载与固化——Omapl138/TMS320C6748＋FPGA核心板

本指导文档适用的开发环境为Windows 7 64bit和Windows 10 64bit。本文档的主要内容为基于ISE的FPGA程序加载、固化等说明。进行本文档操作前，请先按照调试工具安装相关文档安装ISE 14.7软件，并将开发板通过FPGA下载器正常连接到PC机，本文档以TL-DLC10下载器为例进行操作演示。

02

FPGA Zynq学习笔记分享

今天给大侠带来FPGA设计中Zynq学习笔记，做硬件的第一个实例，一般当然是LED点灯啦，话不多说，上货。

02

从多图对比看Vivado与ISE开发流程的差异

对 Vivado 和它的前一代设计套件，ISE 做一个组件功能上的平行比较和总结是很有用的。其目的是让那些具有在 ISE 下工作经验（但是不具有 Vivado 下经验）的人能够更快的适应新工具的各个特性。详细信息见下表。

03

ISE14.7使用教程（一个完整工程的建立）

FPGA公司主要是两个Xilinx和Altera（现intel PSG），我们目前用的ISE是Xilinx的开发套件，现在ISE更新到14.7已经不更新了，换成了另一款开发套件Vivado，也是Xilinx的产品，intel的开发套件是Quartus II系列，我们实验室这两款公司的开发板都有，不过对于入门来说，选择ISE有两个原因，一是它比Vivado快多了，二是它和Quartus II相比不用自己写测试文件（激励）。实验室的板子这两个公司都有，代码都是可以移植的，学习的话都要学的，软件不是

06

xen虚拟机挂载硬盘

06

TI C2000系列 TMS320F2837xD核心板 Logos/Spartan-6 FPGA资料规格书

创龙科技SOM-TL2837xF是一款基于TI C2000系列TMS320F2837xD双核C28x 32位浮点DSP + 紫光同创Logos/Xilinx Spartan-6 FPGA处理器设计的工业级核心板。核心板板载NOR FLASH和SRAM存储器，内部TMS320F2837xD与Logos/Spartan-6通过E MIF、uPP、I2C通信总线连接，通过工业级B2B连接器引出EMIF、ePWM、eQEP、eCAP、CAN、USB等接口。核心板经过专业的PCB Layout和高低温测试验证，稳定可靠，可满足各种工业应用环境。

03

Viavdo&ISE&Quartus II调用Modelsim级联仿真

博主一直致力寻找高效的工作方式，所以一直喜欢折腾软件，从刚开始只用软件IDE自带的编辑器，到Notepad++，再到后来的Vim，从用ISE14.7自带的Isim仿真，到发现更好的Modelsim，再到使用do脚本自动化仿真，乐此不疲。之前一直使用Modelsim独立仿真，虽然好用，但是对于IP Core的仿真可真是麻烦，需要找到对应的IP Core库文件，所以博主一直在寻找把FPGA开发工具和Modelsim级联起来的方法，终于被我找到，分享出来！ Vivado2017.3与Modelsim级联

04

Vivado&ISE&Quartus II调用Modelsim级联仿真

博主一直致力寻找高效的工作方式，所以一直喜欢折腾软件，从刚开始只用软件IDE自带的编辑器，到Notepad++，再到后来的Vim，从用ISE14.7自带的Isim仿真，到发现更好的Modelsim，再到使用do脚本自动化仿真，乐此不疲。之前一直使用Modelsim独立仿真，虽然好用，但是对于IP Core的仿真可真是麻烦，需要找到对应的IP Core库文件，所以博主一直在寻找把FPGA开发工具和Modelsim级联起来的方法，终于被我找到，分享出来！

02

ISE14.7 和 PlanAhead 与 win8/10 系统的兼容性问题解决方案

大侠好，欢迎来到FPGA技术江湖，江湖偌大，相见即是缘分。大侠可以关注FPGA技术江湖，在“闯荡江湖”、"行侠仗义"栏里获取其他感兴趣的资源，或者一起煮酒言欢。

02

【手撕代码】HDB3编解码

HDB3编解码任务来源于2023年3月4日“FPGA技术讨论群”的一次活动《101群第一次FPGA编码交流研讨会》，要求设计HDB3编解码，本篇文章作者【roy2022】，经作者授权后转发，以下所有文件版权归作者所有。

03

FPGA Xilinx Zynq 系列（二十六）高层综合

今天给大侠带来FPGA Xilinx Zynq 系列第二十六篇，开启十四章，讲述高层综合等相关内容，本篇内容目录简介如下：

02

ISE的仿真库编译步骤——基于Omapl138/TMS320C6748＋FPGA核心板

本文测试板卡是TL138/6748F-EVM开发板，它是创龙科技基于Omapl138/TMS320C6748＋FPGA核心板开发。由于SOM-TL138F/SOM-TL6748F核心板管脚兼容，所以共用同一个底板。开发板采用核心板+底板的设计方式，尺寸为24cm*13cm，它主要帮助开发者快速评估核心板的性能。

02

在Vivado下利用Tcl实现IP的高效管理

在Vivado下，有两种方式管理IP。一种是创建FPGA工程之后，在当前工程中选中IP Catalog，生成所需IP，这时相应的IP会被自动添加到当前工程中；另一种是利用Manage IP，创建独立的IP工程，缺省情况下，IP工程的名字为magaged_ip_project。在这个工程中生成所需要的IP，之后把IP添加到FPGA工程中。Xilinx推荐使用第二种方法，尤其是设计中调用的IP较多时或者采用团队设计时。Tcl作为脚本语言，在FPGA设计中被越来越广泛地使用。借助Tcl可以完成很多图形界面操作所不能完成的工作，从而，可提高设计效率和设计自动化程度。Vivado对Tcl具有很好的支持，专门设置了Tcl Shell（纯脚本模式）和Tcl Console（图形界面模式）用于Tcl脚本的输入和执行。本文介绍了如何利用Tcl脚本在Manage IP方式下实现对IP的高效管理。

04

FPGA Xilinx Zynq 系列（二十三）Zynq 片上系统的开发

今天给大侠带来FPGA Xilinx Zynq 系列第二十三篇，开启十一章，讲述Zynq 片上系统的开发等相关内容，本篇内容目录简介如下：

03

SAP S/4 HANA新变化-MM物料管理

Co-Deployment of SAP SRM 集成SRM The functional scope of SAPSupplier Relationship Management (SAP SRM)will gradually be made available within SAP S/4HANA. The related functions willbecome part of the procurement solution of SAP S/4HANA. In the first release

04

如何在ModelSim中添加Xilinx仿真库

今天给大侠带来在FPGA设计应用中如何在ModelSim中添加Xilinx仿真库，话不多说，上货。

03

国产FPGA概况

时至今日，不管从国际形势还是国家对于“中国芯”的扶持，“国产化”这一话题越来越要付出实践，对于FPGA这一“万能芯”也是很多企业会优先考虑的。

04

网络系统管理Linux环境——RouterSrv之ISCSI

RouterSrv为target服务器端进行设置，创建target设备，targetID为10，名称为iqn.2023-08.chinaskills.cn:test

03

强大的JTAG边界扫描2-BSDL文件

上一篇文章，我们介绍了JTAG边界扫描的基础知识，今天我们来看看边界扫描测试必须使用到的一个文件，BSDL文件。

02

【分享】Ompal138+Spartan-6核心板的规格资料手册

创龙科技SOM-TL138F是一款基于TI OMAP-L138（定点/浮点DSP C674x + ARM9) + 紫光同创Logos/Xilinx Spartan-6低功耗FPGA处理器设计的工业级核心板。核心板内部OMAP-L138与Logos/Spartan-6通过uPP、EMIFA、I2C通信总线连接，并通过工业级B2B连接器引出网口、EMIFA、SATA、USB、LCD等接口。核心板经过专业的PCB Layout和高低温测试验证，稳定可靠，可满足各种工业应用环境。

00

tls1.2 rfc5246

注：本文省略了部分开发协议才涉及到的内容，如字段类型的定义以及字段长度的运算，主要聚焦理解tls协议的运作方式，用于问题定位

01

Xilinx下载器驱动提示“系统找不到指定的路径”的解决办法

本篇记录了本人解决xilinx下载器驱动安装问题(装驱动提示错误如下图)。主要过程就是更新到win10，再重装驱动即可，最后测试在Vivado2015.3中可以成功下载调试。

01

Vivado 2017.2 安装教程（含多版本各类安装包）

大侠好，欢迎来到FPGA技术江湖，江湖偌大，相见即是缘分。大侠可以关注FPGA技术江湖，在“闯荡江湖”、"行侠仗义"栏里获取其他感兴趣的资源，或者一起煮酒言欢。

03

FPGA Xilinx Zynq 系列（六）Zynq 设计指南( 如何使用？) 之入门

今天给大侠带来FPGA Xilinx Zynq 系列第六篇，本篇内容目录简介如下：

01

Windows 10 安装程序_ubuntu20.04安装cuda

CUDA Toolkit https://developer.nvidia.com/cuda-toolkit

02

LVM-HOWTO/学习笔记(五)

First, make sure that no users are accessing files on the active volume, then unmount it

05

荐读：Xilinx ZYNQ 动手实操演练

大侠好，欢迎来到FPGA技术江湖，江湖偌大，相见即是缘分。大侠可以关注FPGA技术江湖，在“闯荡江湖”、"行侠仗义"栏里获取其他感兴趣的资源，或者一起煮酒言欢。

01

FPGA Xilinx Zynq 系列（三十一） IP 重用与集成

今天给大侠带来FPGA Xilinx Zynq 系列第三十一篇，开启十八章，带来 IP 重用与集成等相关内容，本篇内容目录简介如下：

02

ISCSI:后端卷以LVM 的方式配置 ISCSI 目标/启动器

「对每个人而言，真正的职责只有一个：找到自我。然后在心中坚守其一生，全心全意，永不停息。所有其它的路都是不完整的，是人的逃避方式，是对大众理想的懦弱回归，是随波逐流，是对内心的恐惧 ——赫尔曼·黑塞《德米安》」

02

FPGA Xilinx Zynq 系列（九）Zynq 设计指南之开发板简介

今天给大侠带来FPGA Xilinx Zynq 系列第九篇，本篇内容目录简介如下：

04

RHEL7 配置iSCSI模拟环境

在RHEL7.3中，对于lvm操作部分与之前RHEL6版本没有区别,还是创建pv，vg，lv的方法，命令参考如下：

03

《快学BigData》--Linux 常用命令

cp / clock -w / chmod / chkconfig / cal / cut /chmod / cat / crotable / clean /

02

Ceph的磁盘管理tips

换盘的时候一定要验明正身，原生的ceph-disk方式对磁盘分区的信息标记实在是太粗糙，很容易看花眼,比如下面这个例子，虽然通过PARTLABEL可以区分journal或者data分区，但是很难搞清楚Journal和Data分区具体对应哪个OSD

07

TI C2000系列TMS320F2837xD开发板（DSP+Logos/Spartan-6）规格书

创龙科技TL2837xF-EVM是一款基于TI C2000系列TMS320F2837xD双核C28x 32位浮点DSP + 紫光同创Logos/Xilinx Spartan-6 FPGA设计的评估板，由核心板和评估底板组成。核心板板载NOR FLASH和SRAM，内部TMS320F2837xD与Logos/Spartan-6通过EMIF、uPP、I2C通信总线连接。核心板经过专业的PCB Layout和高低温测试验证，稳定可靠，可满足各种工业应用环境。

03

FPGA Xilinx Zynq 系列（二十五）IP包设计

今天给大侠带来FPGA Xilinx Zynq 系列第二十五篇，开启十三章，讲述IP包设计等相关内容，本篇内容目录简介如下：

02

Xilinx FPGA 开发流程及详细说明

本系列将带来FPGA的系统性学习，从最基本的数字电路基础开始，最详细操作步骤，最直白的言语描述，手把手的“傻瓜式”讲解，让电子、信息、通信类专业学生、初入职场小白及打算进阶提升的职业开发者都可以有系统性学习的机会。

01

ARM64 的多核启动流程分析

工作中遇到的多核 ARM CPU 越来越多，总结分享一些多核启动的知识，希望能帮助更多小伙伴。在 ARM64 架构下如果想要启动多核，有 spin-table 和 psci 两种方式，下面针对这两种启动流程进行分析。代码版本 boot-wrapper-aarch64 version : 28932c41e14d730b8b9a7310071384178611fb32 linux v5.14 多核 CPU 的启动方式嵌入式系统的启动的基本流程是先运行 bootloader ，然后由 bootloade

05

Visual Studio 2005的各个版本

支持正版,做DotNet开发,工具选择不二是Vistual Studio 2005,需要了解各个版本的内容相关的Licence: A:Visual Studio Express Products (a):Visual Web Developer 2005 Express Edition (b):Visual Basic 2005 Express Edition (c):Visual C# 2005 Express Edition (d):Vi

07

Vivado 2017.04版本安装教程

Vivado 是 Xilinx 公司于 2012 推出的新一代集成设计环境，虽然目前其流行度并不高，但可以说 Vivado 代表了未来 Xilinx FPGA 开发环境的变化趋势。作为一个 Xilinx FPGA 的开发使用者，学习掌握 Vivado 是趋势，也是必然，Vivado 是为了提高设计者的效率，它能显著增加 Xilinx 的 28nm 工艺的可编程逻辑器件的设计、综合与实现效率。

02

OSCA单细胞数据分析笔记13—Multi-sample comparison

单细胞的多组对照设计（例如正常组与给药组）可以为细胞类型水平比较提供以往Bulk RNA-seq分析所不能达到的精度。对此一般有两种进阶分析思路：

02

FPGA Xilinx Zynq 系列（十八）Zynq 的第一个工程

今天给大侠带来FPGA Xilinx Zynq 系列第十八篇，本篇是第一部分 PART A的最后一篇，下一篇将开启PART B，Zynq SoC & 硬件设计。本篇内容目录简介如下：

01

Matlab Simulink支持system generator插件

目前有在 Simulink 中开发完成后将其转换成 Verilog 语言并将其跑在 fpga 上面的需求，因此本文简要介绍了在 matlab 的 simulink 中使用 system generator 的方法。

03

KVM 操作虚拟机常用命令

管理kvm虚拟机常用的虚拟机管理命令列出所有的虚拟机 virsh list --all 显示虚拟机信息 virsh dominfo kvm-1 显示虚拟机内存和cpu的使用情况 yum in

05

Dynamic Nginx Router... in Go!

We needed a specialized load balancer at Nitro. After some study, Mihai Todor and I built a solution that leverages Nginx, the Redis protocol, and a Go-based request router where Nginx does all the heavy lifting and the router carries no traffic itself. This solution has worked great in production for the last year. Here’s what we did and why we did it.

03

vivado调用IP核详细介绍

大侠好，欢迎来到FPGA技术江湖，江湖偌大，相见即是缘分。大侠可以关注FPGA技术江湖，在“闯荡江湖”、"行侠仗义"栏里获取其他感兴趣的资源，或者一起煮酒言欢。

02

Vivado调用IP核详细操作步骤

大侠好，欢迎来到FPGA技术江湖，江湖偌大，相见即是缘分。大侠可以关注FPGA技术江湖，在“闯荡江湖”、"行侠仗义"栏里获取其他感兴趣的资源，或者一起煮酒言欢。

01

扫码

添加站长进交流群

领取专属 10元无门槛券

手把手带您无忧上云

扫码加入开发者社群

相关资讯

热门标签

活动推荐

运营活动

活动名称

广告关闭