如何仅使用NAND门设计启用2-1多路复用器？ - 腾讯云开发者社区 - 腾讯云

开发者社区

文档建议反馈控制台

文章/答案/技术大牛

发布

多路复用器电路及其工作原理

在本文中，我们将了解这些多路复用器的工作原理，如何为我们的项目设计一个，并在面包板上试用一个实际示例来检查硬件的工作情况。...很少有专用 IC 封装可以直接从封装中用作多路复用器，但由于我们试图了解组合逻辑设计，让我们使用逻辑门构建上述 2 输入多路复用器。...2输入多路复用器的逻辑电路图如下所示逻辑图仅使用 NAND 门，因此可以很容易地构建在 perf board 甚至是面包板上。...使用 IC 4052 的多路复用器的实际实现：在实践中构建和验证事物总是很有趣，这样我们学习的理论就会更有意义。因此，让我们构建一个 4:1 多路复用器电路并检查它是如何工作的。...Vee 引脚用于启用低电平有效引脚，因此我们必须将其接地以启用该 IC。MC14052 是一个模拟多路复用器，这意味着输入引脚也可以提供可变电压，并且可以通过输出引脚获得相同的电压。

5.2K6 0

计算机科学概论复习笔记（4）

或(OR)门异或(XOR)门与非(NAND)门或非(NOR)门非门非门的逻辑框图符号是一个末端具有小圆圈的三角形（这个小圆圈叫做求逆泡）与门与门当且仅当两个输入是1的时候，输出是1...或门或门当且仅当两个输入为0的时候，输出为0，否则为1 异或门异或门两个输入相同，那么它输出0 两个输入不同，就输出1 与非门和或非门与非门或非门与非门和或非门分别是与门和或门求逆之后的结果...组合电路：输出仅由输入值决定的电路时序电路：输出是输入值和电路当前状态的函数的电路组合电路把一个门的输出作为另一个门的输入，就可以把门组合成电路。...最右边的位的进位输入为0，最左边的位的进位输出将被舍弃（通常会生成溢出错误）多路复用器多路复用器：使用一些输入控制信号决定用哪条输入数据线发送输出信号的电路。...多路复用器根据称为选择信号或者选择控制线的输入信号决定选择用哪个输入信号作为输出信号集成电路集成电路：嵌入了多个门的硅片集成电路是根据他们包含的门数分类的。

8593 0

您找到你想要的搜索结果了吗？

是的

没有找到

组合逻辑硬件建模设计（一）逻辑门

组合逻辑硬件建模设计（一）逻辑门一个高效的RTL工程是在最佳设计约束下工作，并使用最少数量的逻辑门。...设计者的目标是使用最少数量的逻辑门或逻辑单元来实现逻辑。...接下来的部分重点介绍如何使用Verilog RTL来描述组合设计非或反逻辑非逻辑也称为反逻辑。示例2.1中显示了可合成RTL。NOT逻辑的真值表如表2.1所示。...如果库中没有XNOR单元，则使用AND-OR-Invert或使用最少数量的NAND或NOR门来实现XNOR逻辑。实现2输入XNOR门至少需要5个2输入NAND门。...建议使用多路复用器来开发带有enable的逻辑，而不是三态逻辑使可能 enable 数据输入 data_in 数据输出 data_out 1 0000 0000 1 1111 1111 0 xxxx

1.2K3 0

为什么 FPGA 的效率低于 ASIC？

先制造的芯片，再次设计时“重新配置”。 ASIC 不需要“重新配置”。你先设计，把它交给代工厂，然后制造芯片。现在让我们看看这些芯片的结构是什么样的，以及它们的不同之处。...它可以构建逻辑门、多路复用器、编码器、加法器;任何真值表都可以作为布尔表达式存储在 LUT 中。一个 LUT 可以保存有限数量的数据。逻辑单元的 LUT 也是有限的。...即使设计不需要其他单元或路由信号，它们仍然存在于FPGA芯片路由区域和静态功率中，从而降低了效率。...● 标准单元：ASIC的构建模块标准单元库可以具有小至 NAND 门的组件和 IP，例如加法器、FF、BRAM、多路复用器等。所有标准单元库都针对面积和功率进行了优化。

4541 0

拆解FPGA芯片，带你深入了解其原理

多路复用器允许为特定任务配置CLB，为触发器控件和输出选择所需的信号。 XC2064中的可配置逻辑块那么，组合逻辑如何实现任意逻辑功能？它会采用与门、或门、异或门等逻辑吗？...存储单元的物理布局查找表多路复用器如前所述，FPGA通过使用查找表来实现任意逻辑功能。下图显示了如何在XC2064中实现查找表。左侧的八个值存储在八个存储单元中。...它使用主/辅助设计。当时钟为低电平时，第一个多路复用器让数据进入主锁存器。当时钟变高时，多路复用器关闭第一个锁存器的环路，并保持该值。（该位通过“或”门，“与非”门和反相器两次反转，因此保持不变。）...触发器的实现，箭头指出了第一个多路复用器和两个OP-NAND门 8-pin交换矩阵交换矩阵是一个重要的路由元件。每个开关有八个"引脚"（每侧两个），几乎可以连接任意引脚组合在一起。...FPGA使用多路复用器选择八个输入之一上面的示意图显示了FPGA中使用的两级多路复用器方法。在第一阶段，控制信号之一被激活。第二阶段从顶部或底部选择信号作为输出。

3.3K3 0

专访「EDA开创者」：芯片设计龙头背后的大师

作为全球最大的芯片设计软件供应商，新思科技（Synopsys）是如何逐步称霸半导体行业的？摩尔定律逐渐失效，未来芯片设计该走向何方？...根据计算机历史博物馆2009年的口述历史（oral history），德吉亚斯在那里开发了用多路复用器设计逻辑的工具，他和一个设计师朋友用逻辑门和多路复用器的混合物创建了门阵列。...问题是，所有毕业的设计师都使用卡诺图（Karnaugh maps），只知道 NAND 门、 NOR 门和反相器（inverter），他们不知道多路复用器，所以用这些东西进行设计实际上很困难。...卡诺图是一种简化布尔代数表达式的方法，使用 NAND 和 NOR 通用逻辑门，任何布尔表达式都可以在不使用任何其他门的情况下实现。...德吉亚斯表示，综合器通常能够创建更快的电路，使用更少的逻辑门，这个优势非常大，因为逻辑门越少，最终在芯片上占据的体积就越小。

4972 0

【第十章鲁棒性检查中】静态时序分析圣经翻译计划

使用多路复用器的时钟门控图10-18给出了使用多路复用器单元进行时钟门控的示例。...多路复用器输入上的时钟门控检查可确保多路复用器选择信号在正确的时间到达，以在MCLK和TCLK之间进行“干净”（clean）的切换。...这是因为最终的设计实现可能需要更多（或更高强度）的高Vt单元才能实现所需的性能。由于使用高Vt单元，等效门数的增加导致的有功功率增加将会远大于漏电功率的减少。...由于该模块切换活动频率很低，因此有功功率并不是设计总功率的主要组成部分。对于此类模块，最初的设计实现在组合逻辑和触发器中仅使用高Vt单元。...使用阱极偏置的缺点是：P阱和N阱连接需要额外的供电电源（例如-0.5V和Vdd + 0.5V）。 10.7 反标 10.7.1 SPEF STA如何知道设计的寄生参数？

1.6K2 1

NeuraLink-N1神经网络芯片设计细节

第四个芯片将仅使用 25%，这导致前面的芯片也以 25% 的分割方式共享 75% 的带宽。...嗯就这样，不然你以为真的有那么多ADC 数字化信号随后被传送到多路复用器，多路复用器将数据串行化，并针对放大器阵列中的特定行和列进行滤波。...配置电路可通过扫描链或 JTAG 接口（一种将指令注入闪存的方法）进行编程，以启用所需模式，指示多路复用器从哪个模拟像素进行采样。...从底层角度来看，数字多路复用器通过实现多个 NAND 门（与非）来控制哪些输入信号传递到输出。...在简单的 2 输入多路复用器中，单独的控制信号被发送到多路复用器以在模式之间切换：输入 1 或输入 2 传递到输出。模式数量与 2^n 成比例，其中 n 是控制输入的数量。

8091 0

使用锁存器做一个寄存器和内存

通过一条输入线设置为0或1来存储值，还需要另外一根线去启用内存，让他存储。启用时允许写入，没有启动时就”锁定“这条线叫”允许写入线“ 正如图中所说的，这叫”门锁“，因为门可以打开和关上。...这样存256位就可以使用16X16的网格。如果要启用其中的某个寄存器，指明对应的行号和列号即可。...每次只可读取一位如果需要读取多位需要将多个内存向寄存器那样把锁存器并排放置），还有剩下32个线就是我们用于锁定对应行列的锁存器,这个32跟线就是多路复用器的32跟线，下面介绍多路复用器多路复用器-...转换示例：比如行号12用二进制表示：1100，列号8用二进制表示：1000.因此行列的表示可以写成11001000代表的是十二行第8列选择多路复用器根据转换的不同行列数，需要不同的多路复用器。...上面我们用的都是16行，因此行和列选择的都是1到16多路复用器。

9502 1

如何利用锁存器做一个寄存器和内存？

通过一条输入线设置为0或1来存储值，还需要另外一根线去启用内存，让他存储。启用时允许写入，没有启动时就”锁定“这条线叫”允许写入线“ 正如图中所说的，这叫”门锁“，因为门可以打开和关上。...这样存256位就可以使用16X16的网格。如果要启用其中的某个寄存器，指明对应的行号和列号即可。...每次只可读取一位如果需要读取多位需要将多个内存向寄存器那样把锁存器并排放置），还有剩下32个线就是我们用于锁定对应行列的锁存器,这个32跟线就是多路复用器的32跟线，下面介绍多路复用器多路复用器---...转换示例：比如行号12用二进制表示：1100，列号8用二进制表示：1000.因此行列的表示可以写成11001000代表的是十二行第8列选择多路复用器根据转换的不同行列数，需要不同的多路复用器。...上面我们用的都是16行，因此行和列选择的都是1到16多路复用器。

7002 0

Python硬件描述语言miniHDL技术解析

Bit是基本原语，对应物理电子电路中单个位置的值，记录其值如何由其他Bit计算得出。...构建CPU组件从n路多路复用器开始，查看n位条件并选择列表中对应元素：def muxn(cond, choices): if len(choices) == 1: return choices[0...通过将输入程序ROM位切片为32个单独位，放置大型多路复用器，给定当前程序计数器，检索该地址对应的32位指令。...registers) out2 = muxn(read2, registers) return out1, out2, registers最后组件ALU计算CPU要执行的操作，本质是大型n路多路复用器...未来工作：VLSI布局/门放置当前项目仅支持设计电路，输出只是说明哪些门应连接到其他门的文本文件。这足以满足下一篇文章的用途（暂时保密）。

2001 0

SystemVerilog-决策语句-case语句

Casez语句仅屏蔽设置为z或?的位最佳实践指南6-2 用case…inside在决策语句中忽略case项中的特定位。不要使用过时的casex和casez语句。...通过实施优先级编码，综合时将确保ASIC或FPGA的门级行为与RTL仿真行为匹配。例6-5显示了一个4选1的多路复用器。在本例中，四个case表达式具有唯一的、不重叠的值。...图6-5显示了综合器如何实现case语句。...示例6-5：使用case语句对4选1多路复用器建模 //`begin_keywords "1800-2012" // use SystemVerilog-2012 keywords module mux4to1...因此，综合编译器删除了case语句的优先级编码行为，并以多路复用器的形式对case项实现了更高效的并行计算，综合编译器自动删除优先级逻辑，只要综合可以确定所有case项都是互斥的（不会有两个或多个case

4.7K2 1

组合逻辑硬件建模设计（二）算术电路

注：全加器消耗更多面积，因此强烈建议使用多路复用器实现加法器逻辑综合后全加器如图2.10所示，全加器的输入端口命名为‘a_in’、‘b_in’、‘c_in’，输出为‘sum_out’、‘ carry_out...这里，使用的资源是二进制全加器来执行加法和减法。减法运算仅使用加法器执行。...通过共享算术资源使使用面积最小。使用灵敏度列表中的所有所需信号，以避免仿真和综合不匹配。避免使用三态逻辑，并使用具有适当使能电路的多路复用器实现所需的逻辑。...Verilog支持四值逻辑，它们是逻辑“0”、逻辑“1”、未知“x”、高阻抗“z” 在设计中减少加法器的使用。加法器可以使用多路复用器实现。...NAND和NOR是通用逻辑门，可用于实现任何组合逻辑或顺序逻辑。

1.5K2 0

谈谈Mux与门电路的相互替换（包含实例分析）

今天开始正式尝试使用微信公众号同步博客文章，个人博客地址为：https://blog.csdn.net/Reborn_Lee 在秋招中，经常遇到的问题是用Mux替换门电路，例如与门，或门，非门，缓冲器...B : A; //或者 reg F; always@(*) if(sel) F = B; else F = A; 借用FPGA之道的描述：多路复用器，也称多路选择器，通常简称为...因此多路复用器是时分复用数据通道的。...多路复用器属于小规模集成组合逻辑单元，它的实现方式很多，以MUX2IN1为例，可以利用与、或、非门实现如下： ? 也可以用三态门实现： ?...这段代码用MUX如何去画出RTL原理图呢？见下图： ? 用上面的与门和或门改写这个图为： ? 之后，就和本次博文没有什么大关系了，为了内容完整性，我还是简单补全吧。

2.9K3 1

epoll高度封装reactor,几乎所有可见服务器的底层框架「建议收藏」

reactor所需组件流程分析组件流程如何将epoll的IO驱动封装成reactor事件反应堆驱动 reactor分块分析实现注册事件处理器部分流程多路复用器监视多路IO事件事件分发器分发事件给对应的处理器.... ——– 本质：函数指针 reactor中的 IO 使用的是select poll epoll 这种多路复用IO, 以便提高 IO 事件的处理能力，提高IO事件处理效率，支持更高的并发.../进程阻塞在多路复用器上；一旦有 I/O 事件到来或是准备就绪(文件描述符或 socket 可读、写)，多路复用器返回并将事先注册的相应 I/O 事件分发到对应的处理器中。...组件多路复用器：由操作系统提供，在 linux 上一般是 select, poll, epoll 等系统调用事件分发器：将多路复用器中返回的就绪事件分到对应的处理函数中，分发给事件处理器...的IO驱动封装成reactor事件反应堆驱动其实现在流程还有运作方式已经清楚了，然后关键在于这个封装上了，IO事件fd应该如何封装，reactor又应该如何封装首先事件我们需要接口API, 为了后序可以使用

8972 0

Verilog组合逻辑设计指南

在实际的FPGA设计中，这些准则用于提高设计的可读性和性能。讨论的关键实践指南是“if-else”和“case”结构的使用以及实际场景，如何推断并行逻辑和优先级逻辑。...考虑示例4.2来描述两个输入NAND逻辑的功能。示例4.1程序块中的阻塞赋值指定更新。注：阻塞赋值的主要问题是在一个程序块的RHS侧和另一个程序块的LHS侧使用相同的变量。...If else语句为分配中的a_in和分配中的b_in推断多路复用器，它推断由启用输入c_in控制的正电平敏感锁存器。...图4.7使用“case”对4:1多路复用器进行并行逻辑推理多路复用器嵌套或优先级结构如果使用“if-else”构造来描述组合逻辑，那么综合结果将生成优先级逻辑。...预期设计功能是设计表4.1所示的组合逻辑。如图4.11中的综合逻辑所示，它使用三个全加器和两个多路复用器。由于所有加法都是同时执行的，且多路复用器输出依赖于控制信号，因此综合逻辑后运算效率低下。

4.5K2 1

触发器全知道

复位锁存器当使用静态门作为构建块时，最基本的锁存器是简单的SR 锁存器，其中 S 和 R 代表 set 和 reset。它可以由一对交叉耦合的NOR或NAND 逻辑门构成。...SR NOR锁存器的工作原理 SR NOR锁存器的特征方程为：另一个表达式是： SR NAND 锁存器由交叉耦合的NAND 门构成的SR锁存器。...额外的 NAND 门进一步反转输入，因此SR锁存器变为门控 SR 锁存器（并且 SR 锁存器将转换为具有反转使能的门控SR锁存器）。...之所以称为主从锁存器，是因为主锁存器控制从锁存器的输出值 Q 并在从锁存器启用时强制从锁存器保持其值，因为从锁存器总是从主锁存器复制其新值并更改其值仅响应主锁存器和时钟信号值的变化。...如图所示，可以使用两个单边触发 D 型触发器和一个多路复用器来构建这种触发器。

2.7K2 0

【vivado学习六】 Vivado综合

由于没有时序限制，Vivado设计套件仅针对线长度和布局拥堵来优化设计。 2 综合策略 ? 1>Defaults(默认设置) ?...3>AreaOptimized_high 执行常规面积优化，包括强制执行三进制加法器，在比较器中使用新阈值以使用进位链以及实现面积优化的多路复用器。...8>FewerCarryChains 较高的操作数大小阈值以使用LUT代替进位链。 3 其他选项 -flatten_hierarchy:确定Vivado综合如何控制层次结构。...-gated_clock_conversion:启用和禁用综合工具转换时钟逻辑的功能。 -bufg: 控制工具在设计中推断出多少BUFG。...-cascade_dsp: 控制如何实现总和DSP模块输出中的加法器。默认情况下，使用块内置加法器链计算DSP输出的总和。价值树迫使总和在结构中实现。值是：auto，tree和force。

4.8K1 1

我们来说一说 Redis IO 多路复用模型

支持的底层机制Redis 在不同操作系统下使用不同的多路复用实现：Linux: epoll（最优选择）macOS/BSD: kqueueSolaris: evport其他 Unix: select（性能较差...将监听套接字注册到多路复用器3....进入事件循环：通过多路复用器等待事件（阻塞调用）事件就绪后返回：新连接到达 → 接受连接，注册读事件数据可读 → 读取命令，解析，放入命令队列可写事件 → 将响应数据发送给客户端c) 处理时间事件（定时任务...: 获取就绪事件（仅返回就绪的fd）4....4 # 启用4个I/O线程（通常设为CPU核心数）io-threads-do-reads yes # 启用读多线程（写默认开启）六、与其他模型的对比模型连接管理并发能力复杂度适用场景阻塞

3561 0

【第七章配置STA环境上】静态时序分析圣经翻译计划

通过定义时钟，所有内部时序路径（触发器到触发器路径）都将受到约束，这意味着可以仅使用时钟约束来分析所有内部路径。...图7-11给出了一个在两个输入端都有时钟的多路复用器示例，在这种情况下，不必在多路复用器的输出端定义时钟。如果选择信号设置为常数，则多路复用器的输出会自动获取正确的时钟传播。...而如果多路复用器的选择端不受约束，则出于STA的目的，两个时钟都将通过多路复用器传播。在这样的情况下，STA会报告出TCLK和TCLKDIV5之间的路径。...当然，这假定设计中其它部分的TCLK和TCLKDIV5之间没有路径。 ? 图7-11 如果多路复用器选择信号不是静态不变的并且在运行期间会发生变化，这样会发生什么呢？...在这种情况下，会对多路复用器输入端进行时钟门控（clock gating）检查，时钟门控检查将在第10章中介绍，这些检查可确保多路复用器输入端的时钟相对于多路复用器选择信号能够安全地切换。

1.4K1 0

点击加载更多

相关资讯

热门标签

活动推荐

运营活动

活动名称

广告关闭