Loading [MathJax]/jax/output/CommonHTML/config.js
前往小程序,Get更优阅读体验!
立即前往
首页
学习
活动
专区
圈层
工具
发布
首页
学习
活动
专区
圈层
工具
MCP广场
社区首页 >专栏 >EDMA3浅析

EDMA3浅析

作者头像
py3study
发布于 2020-01-10 12:24:53
发布于 2020-01-10 12:24:53
1K0
举报
文章被收录于专栏:python3python3

1. EDMA3概述

基于C66x的内核处理器主要具有两种DMA传输:IDMA、EDMA3。

IDMA:只提供核内部(L1P、L1D、L2、CFG)的数据移动服务。

EDMA3:实现器件上两个存储器映射的从终端(Slave Endpoint)之间的数据传输(如DDR3、MSM SRAM、L2)。

EDMA3控制器由用户设定,服务于器件上两个存储器映射的从终端之间的数据传输;服务于软件驱动的页传输(例如,在外部存储器和内部存储器之间),执行分解或子帧取出多种数据结构,服务事件驱动的外围设备并减轻器件CPU数据传输任务。

2. EDMA3浅析

2.1 EDMA3构成

C6678处理器中,IDMA具有两个通道,EDMA具有三个通道控制器(CC0、CC1、CC2)和10个传输控制器(CC0TC0、CC0TC1,CC1TC0、CC1TC1、CC1TC2、CC1TC3,CC2TC0、CC2TC1、CC2TC2、CC2TC3)。

如图2-1所示,CC0有16个DMA通道,8个QDMA通道,16个中断通道,2个事件队列,2个传输控制TC;CC1有64个DMA通道,8个QDMA通道,64个中断通道,4个事件队列,4个传输控制TC;CC2有64个DMA通道,8个QDMA通道,64个中断通道,4个事件队列,4个传输控制TC。

图2-1 EDMA3 CC资源图

每个TC的资源情况如图2-2所示。

图2-2 EDMA3 TC资源图

2.2 功能用法

CC0被优化用于内部MSMC(Multicore Shared Memory Controller)和DDR3子系统之间的数据传输,CC1、CC2被用作系统外围设备和在系统存储器间移动数据等其他传输。

每个CC有两种通道类型:DMA通道和QDMA通道。每个通道与一个给定的事件队列、传输控制器相关,并与一个给定的PaRAM参数集相关。

DMA通道和QDMA通道的主要区别在于传输是如何被系统触发的。

DMA通道传输必需一个触发事件。QDMA通道传输只需设定好触发字即可自动触发。

每个事件队列深度是16,同一时刻最多支持16个传输事件。

每个DMA、QDMA通道分配到的事件队列是可编程的。

如果在不同的通道上,事件同时被检测,事件队列会基于一个固定优先级仲裁机制仲裁。DMA通道具有比QDMA通道更高的优先级。最小编号的通道最有最高优先级。

每个事件在事件队列中按照FIFO顺序被处理。

DMA、QDMA的channel可以统一一起连续编号,TI就是如此处理的。

  Global Region和Shadow Region的区别:当使用Global Region配置EDMA时,所有内核都会响应;当使用Shadow Region时,通过DRAE/DRAEH(对于DMA)和QRAE/QRAEH(对于QDMA)寄存器将不想触发的事件屏蔽,这样即使系统中的事件触发了,Shadow Region中对应的事件也不会触发。当使用global region配置EDMA时,所有的core都会响应,这样就存在某些core不想使用的event也会被触发,如果使用shadow region,通过DRE/DREH将不想触发的event屏蔽,这样即便系统中对应的event触发了,shadow region中的event也不会触发。

本文参与 腾讯云自媒体同步曝光计划,分享自作者个人站点/博客。
原始发表:2019/08/26 ,如有侵权请联系 cloudcommunity@tencent.com 删除

本文分享自 作者个人站点/博客 前往查看

如有侵权,请联系 cloudcommunity@tencent.com 删除。

本文参与 腾讯云自媒体同步曝光计划  ,欢迎热爱写作的你一起参与!

评论
登录后参与评论
暂无评论
推荐阅读
编辑精选文章
换一批
【STM32】DMA基本原理、寄存器、库函数
DMA传输将数据从一个地址空间复制到另一个地址空间,提供在外设和存储器之间或者存储器和存储器之间的高速数据传输。当CPU初始化这个传输动作,传输动作本身是由DMA控制器来实现和完成的。DMA传输方式无需CPU直接控制传输,也没有中断处理方式那样保留现场和恢复现场过程,通过硬件为RAM和IO设备开辟一条直接传输数据的通道,使得CPU的效率大大提高。
AI 电堂
2021/10/09
2.8K0
计算机组成原理期末复习总结
本文是应某些学弟学妹的请求写的一篇计组复习文章,内容是我以前复习时总结的知识点,希望对大家最近的计组考试有些帮助!文章分为三部分:第一部分是考点总结,第二部分是电子版总结,第三部分是手写的知识点总结!
Cyril-KI
2022/09/19
1.7K0
计算机组成原理期末复习总结
DMA技术原理
DMA传输将数据从一个地址空间复制到另一个地址空间,提供在外设和存储器之间或者存储器和存储器之间的高速数据传输。
数字芯片社区
2022/12/18
3.2K0
DMA技术原理
嵌入式系统原理课后习题练习
(答案仅供参考,不喜勿喷~~) (本人比较懒,后面的就没仔细整) (注:如果你完成了我的“太懒啦”,我可以把你的加进去,附上你的名字,一起加油~~)
全栈程序员站长
2022/09/06
5.9K0
嵌入式系统原理课后习题练习
飞思卡尔MCU 增强型DMA简介
DMA简介 直接内存存取(DMA)是快速数据交换的重要技术,它具有独立于CPU的后台批量数据传输能力,能够满足处理中高速数据传输要求,随着技术的发展,现在大部分的MCU都有集成DMA控制器,我们就以飞思卡尔块kv4x系列MCU位列来学习嵌入式开发中的DMA应用,飞思卡尔微处理器kv4x是基于ARM cortex M4 核的MCU,集成有增强型DMA控制器,称为eDMA,硬件体系结构主要包括DMA引擎和本地内存内容传输控制描述符TCD(Transfer Control Descriptor) 系统款图 从框图
用户1605515
2018/04/10
1.1K0
飞思卡尔MCU 增强型DMA简介
FPGA Xilinx Zynq 系列(二十)嵌入式系统和 FPGA 之 总线
今天给大侠带来FPGA Xilinx Zynq 系列第二十篇,嵌入式系统和 FPGA之总线等相关内容,本篇内容目录简介如下:
FPGA技术江湖
2020/12/30
7520
AMBA、AHB、APB、AXI总线介绍及对比
AMBA (Advanced Microcontroller Bus Architecture) 高级微处理器总线架构
数字芯片社区
2020/07/14
3.2K0
AMBA、AHB、APB、AXI总线介绍及对比
DM368开发 — 毕设之硬件[通俗易懂]
TMS320DM368 是德州仪器公司(TI)于2010 年4 月推出的新一代基于Davinci 技术的高清视频处理器,内部集成了一颗 ARM 内核和两个视频图像协处理器,同时内部还集成了一个视频处理子系统和丰富的系统外设[31]。芯片采用的 65nm 的制造工艺技术,性能稳定,成本低,单片价格约为 100RMB。ARM 内核是基于 ARM926EJ-S 的 RISC处理器,是整个 TMS320DM368 处理器的核心,执行整个系统的控制功能。两个视频图像协处理器分别为高清视频编解码处理器 HDVICP(HD Video Imagging Co-Processor)和 MJCP(MPEG-4 JPEG Co-Processor),支持 H.264、MPEG-2、MPEG-4、MJPEG 以及 VC1 等视频格式的编解码[32],HDVICP 最高可支持 1080p@30pfs 的高清视频 H.264 格式编码,MJCP 最高支持 1080p@25pfs 的 MPEG4 格式编码,功能十分强大。视频处理子系统 VPSS(Video Processing Subsystem)中包括视频处理前端 VPFE(Video Processing Front End)和视频处理后端 VPBF(Video Processing Back End)。视频处理前端包含有图像传感器接口、图像管道接口、图像管道,支持噪声过滤、视频稳定、自动白平衡、自动对焦、自动曝光、人脸检测以及边缘增强等影像增强技术,可显著提升视频处理的智能化水平[33]。视频处理后端包括屏幕显示、视频编码器和数字LCD控制器,不仅可将多个窗口的视频数据混合显示,同时还支持模拟 SDTV、数字 HDTV 和数字 LCD 等多种形式的视频输出。DM368 内部集成了多种常用的外设控制器,提供了丰富的外设接口,可实现视频编解码应用中与大多数外设器件的无缝连接。DM368的结构功能框图如图3.1 所示。
全栈程序员站长
2022/09/21
1.5K0
DM368开发 — 毕设之硬件[通俗易懂]
stm32基础知识必会_护理学基础必考知识点
F1 代表了基础型,基于 Cortex-M3 内核,主频为72MHZ,F4 代表了高性能,基于 Cortex-M4 内核,主频 180M。
全栈程序员站长
2022/10/04
4080
stm32基础知识必会_护理学基础必考知识点
AXI DMA详解与应用篇 |第一讲
DMA是一种内存访问技术,允许某些计算机内部的硬件子系统可以独立的直接读写内存,而不需要CPU介入处理,从而不需要CPU的大量中断负载,否则,CPU需要从来源把每一片段的数据复制到寄存器,然后在把他们再次写回到新的地方,在这个时间里,CPU就无法执行其他的任务。
根究FPGA
2020/06/30
16.3K0
AXI DMA详解与应用篇 |第一讲
DMA控制器8237A「建议收藏」
DMA(direct memory access)是一种外设与存储器或者存储器与存储器之间直接传输数据的方式,在进行DMA存取时,CPU让出总线控制权,不在采用输入输出指令的方法进行数据存取,而采用一个专门的硬件DMAC(Direct Memory Access Control)控制电路,减少了中间环节,从而提高了传输速率。
全栈程序员站长
2022/08/30
1.5K0
DMA控制器8237A「建议收藏」
Cubemx与HAL库系列教程|串口DMA收发详解
文章开始之初,小飞哥想先做个小调查,大家平时使用串口接收,都是采用什么方式处理的,有什么优缺点?欢迎添加小飞哥好友,进群一起交流!
用户8913398
2021/09/14
5.1K0
Cubemx与HAL库系列教程|串口DMA收发详解
FPGA Xilinx Zynq 系列(二十二)Zynq 片上系统概述之存储器
今天给大侠带来FPGA Xilinx Zynq 系列第二十二篇,Zynq 片上系统概述之存储器等相关内容,本篇内容目录简介如下:
FPGA技术江湖
2020/12/30
3K0
STM32F4 SPI DMA
张贴的代码显示如何配置我的GPIO,定时器,SPI, DMA和NVIC模块,以及一些系统如何工作的解释。 注意,我使用的是STM32F4标准外设库。
小锋学长生活大爆炸
2020/09/24
2.2K0
STM32F4 SPI DMA
深入理解DRAM-1:现况与原理
总带宽=数据传输速率 × 位宽总带宽 × CPU内存控制器通道数=数据传输速率 × 位宽 × 通道数
数据存储前沿技术
2025/02/11
1860
深入理解DRAM-1:现况与原理
欧盟将统一使用的USB Type-C接口,引脚信号及PCB布线是什么样的?
据外媒报道,欧盟机构已经就统一充电器接口的提案达成一项政治协议,自2024年起,所有在欧盟销售的手机、平板电脑、数码相机以及无线耳机等电子设备生产商应将充电接口统一为Type-C,生产商在销售这些设备时不必配售充电设备。据统计,该做法将为消费者每年节约2.5亿欧元的开销,并减少1.1万吨电子垃圾。
AI 电堂
2022/12/08
9080
欧盟将统一使用的USB Type-C接口,引脚信号及PCB布线是什么样的?
深入理解DRAM(全文·万字30+图)
其中,“数据传输速率”是指每个时钟周期内单个引脚的数据传输速度,而“位宽”则代表了连接到内存控制器的引脚数量。
数据存储前沿技术
2025/02/11
1.3K0
深入理解DRAM(全文·万字30+图)
深入理解DRAM-2:DDR1-DDR4 升级之路
DRAM经过25年发展从早期SDRAM升级到如今数据中心常见DDR4/5(DDR6标准已建立但尚未量产),每代次是如何优化的呢?
数据存储前沿技术
2025/02/11
1720
深入理解DRAM-2:DDR1-DDR4 升级之路
万字长文解读STM32-1
你懂精通ARM的含金量吗?你懂精通STM32的含金量吗?不管懂不懂都要懂,赶紧学。
云深无际
2023/05/24
1.4K0
万字长文解读STM32-1
计算机组成原理 I/O方式
1) 程序查询方式。由 CPU通过程序不断查询 /O 设备是否已做好准备,从而控制0 设备与主机交换信息
onenewcode
2024/01/26
4181
推荐阅读
相关推荐
【STM32】DMA基本原理、寄存器、库函数
更多 >
领券
问题归档专栏文章快讯文章归档关键词归档开发者手册归档开发者手册 Section 归档