暂无搜索历史
FPGA DDR学习
适合人群: 验证绝对新手,没有UVM基础学习目标: 掌握Testbench的基本结构,理解验证的核心三步范式
UVM新手学习
使用VCS和Verdi进行仿真,包含一个简单的 2位加法器 示例代码、对应的测试平台(Testbench)文件,以及一个可以一键执行的 Makefile脚本。
暂未填写公司和职称
暂未填写个人简介
暂未填写技能专长
暂未填写学校和专业
暂未填写个人网址
暂未填写所在城市