美研究演算法加速器 盼降低开发成本鼓励创业

芯片设计的复杂性及日益高涨的成本形成硬件新创公司进入市场的阻碍，估计按芯片设计、软件和制程的不同，一颗新芯片的成本可能高达1.2亿美元，不仅不利市场竞争，也使硬件市场由少数厂商所把持。

http://www.eepw.com.cn/article/201802/375583.htm

根据The Next Platform报导，为了鼓励新创公司和市场竞争，美国国防部高级研究计划局(DARPA)和Semiconductor Research Corporation提供2,750万美元研究经费，希望将设计和制造过程大众化，降低开发先进运算系统所需的成本、复杂性。其中一项为由密西根大学ADA中心(Center for Applications Driving Architectures)主导的计划，该中心主任Valeria Bertacco教授表示，将开发一个随插随用的生态系统，鼓励自动控制、机器人和机器学习相关的新运算想法。

Bertacco表示希望5年后可以看到刚毕业的大学生从事硬件公司创业，只要将焦点放在特定应用的演算法需求，就可能打造出演算硬件架构或可重复使用的高效运算区块演算加速器。

Bertacco表示，与其针对应用程式本身，设计将着重于底层演算法，专用硬件设计的每次运作效率将比通用芯片提升几个数量级，这种特定用途的硬件设计目前已经出现，但可能需要10年才会出现成熟且有效率的解决方案。

这种方法可以将抽象层级提高，使其高于时序和功耗优化等深度技术芯片设计问题，从硬件的角度来看就是让运算成为封装问题，而非一个需要从头解决的问题。较新的半导体工程和制造发展，例如使用矽中介层连结不同制程∕工作特性的裸晶并封装在一起的2.5D技术将有助实现此种想法。

未来芯片公司可以生产现成的处理器核心和加速器，任何人都可购买中介层，利用芯片制造商的规模经济来从事设计，节省几十万甚至上百万美元的成本。

Bertacco指出，对于不适用FPGA以及无法充分利用CPU效能的特殊领域，就适用这种将多个加速器卸载到调整编译器的演算法方法。这个想法模糊了硬件和软件的分界，希望在应用层级进行思考，并考虑编译器如何能自动利用特定加速器的应用程式达到期望的效能。Bertacco表示，未来将由异质多工处理器所定义，而应用程式和编译器定义的现有加速器也可以发挥作用。