TSV简史

在 2000 年的第一个月，Santa Clara University 的 Sergey Savastiou 教授在 Solid State Technology 期刊上发表了一篇名叫《Moore’s Law – the Z dimension》的文章。这篇文章最后一章的标题是 Through-Silicon Vias，这是 Through-Silicon Via 这个名词首次在世界上亮相。这篇文章发表的时间点似乎也预示着在新的千禧年里，TSV 注定将迎来它不凡的表演。

TSV 示意图

TSV，是英文 Through-Silicon Via 的缩写，即是穿过硅基板的垂直电互连。

如果说 Wire bonding（引线键合）和 Flip-Chip（倒装焊）的 Bumping（凸点）提供了芯片对外部的电互连，RDL(再布线)提供了芯片内部水平方向的电互连，那么 TSV 则提供了硅片内部垂直方向的电互连。 作为唯一的垂直电互连技术，TSV 是半导体先进封装核心的技术之一。

与集成电路一起诞生的垂直互联

1958 年的秋天，肖特基(William Shockley)坐在办公室思考着如何设计晶体管可以实现高频的应用。早在 1947 年，他便与巴丁、布拉顿一起研制出了第一个晶体管，并在 1956 年一起获得了诺贝尔奖。

“为什么不能在晶圆上打些孔？” Shockley 喃喃自语。

不久 Shockley 申请了一项专利 -（SEMICONDUCTIVE WAFER AND METHOD OF MAKING THE SAME），这是历史上第一项在晶圆上刻蚀通孔的专利。虽然这项专利的初衷是只为了晶体管在高频率领域的应用，但在这项专利中，肖老也提到了如果需要可以在通孔中填充导电金属。就这样，发明晶体管的人也成了第一个想到在晶圆做导电孔的人。同一年还发生一件大事，将多个晶体管制造在一起的集成电路（芯片）也被发明出来了。

肖特基的硅片上制作孔专利

此后， IBM 开始在集成电路领域发力，并在垂直电互连方面取得了突破。

6 年之后的 1964 年，IBM 申请了一项专利（METHODS OF MAKING THRU- CONNECTIONS IN SEMICONDUCFOR WAFERS），提出了利用在通孔中做简并掺杂降低电阻的方式实现硅片的垂直互连，即用低阻硅为导电材料。但是这项专利还只是停留在硅片自身上下表面器件的，并没有用于多芯片的堆叠。直到 5 年后的 1969 年，IBM 才在另一项专利 (HOURGLASS-SHAPED CONDUCTIVE CONNECTIONTHROUGH SEMCONDUCTOR STRUCTURES) 中首次提出了基于垂直互连的多层芯片的堆叠，如下图：

第一个芯片堆叠专利

似乎只用了 11 年，甚至在 TSV 这个名词被正式发明前，垂直互连的概念和工艺都已经发展好了。只是 IBM 的这项专利并没有得到大规模的应用。原因在于这个专利中导通孔的形状，如其专利名字 “HourGlass” 所示，是沙漏形的，它占用太多的面积。这种形状的通孔涉及到 2 年前(1967 年)Bell Telephone Laboratories 的 H.A. Waggener 的一项发现：KOH 对于单晶硅的不同晶面的腐蚀速率有巨大的差异【1】。

例如对<100>晶面的腐蚀率要比<111>晶面大几百倍。利用这个特点可以在常用的<100>硅晶圆很方便的刻蚀的通孔，但是孔形是倒金字塔形状的（或者说是沙漏形的）。随着摩尔定律的不断发展，单位面积上晶体管越来越密集，这种占用大量表面积的垂直互连显然失去了其存在的意义。

KOH 刻蚀示意图

但或许是受 IBM 提出的这个堆叠芯片概念的影响，三维集成芯片这个理念在半导体行业像星星之火燎原一样传播开来。此后共计有 40 多家研究机构和公司参与了相关技术的研究【2】，而作为三维堆叠芯片中最核心的垂直电互连技术自然也倍受关注。在接下来的 70 到 90 年代，半导体微加工技术的多项突破将为现代 TSV 的诞生打下坚实的基础。

技术的突破

硅作为一种半导体材料，既没有很好的导电性也没有很好的绝缘性。 要在硅片上实现垂直的电互连，一般需要在上面制作微孔 （取决于具体的应用，一般孔径在几个微米到几百微米，头发丝约为 50 微米，而且单片硅片上需要的孔数量可达数十万）；在孔的侧壁沉积绝缘材料；在微孔中填充导电材料等制造步骤。其中最具挑战的是微孔的批量刻蚀和导电化。

首先，在硅晶圆上加工微孔不是件容易的事。硅硬度大且脆，而需要加工的孔径小且量大，用传统的机械加工方式根本不可行。在 1958 年肖特基的专利中，他提出了用晶料界面的化学腐蚀速率的差异来实现微孔的刻蚀 (因为历史久远加上缺少足够资料，未能完全理解肖老的这种腐蚀方法)。

反向溅射(即等离子物理轰击刻蚀)也曾被尝试做刻蚀，但是速率太慢，于是人们不得不又回到化学腐蚀的老路上。上文提到的 KOH 刻蚀是化学腐蚀的一种，属于各向异性腐蚀，只是无法实现最合适 TSV 的圆柱孔。80 年代开始，日本开始在三维集成方面发力，成立了“Three-Dimensional Circuit Element R&D Project”。1983 年和 1984 年 Hitachi 的两项专利中都提到了用激光打孔的方式来解决硅片上微孔刻蚀的问题【3】。不同于 KOH 刻蚀的“沙漏孔”，这些专利都使用了圆柱孔。但是激光加工也存在不少问题，一方面孔只能一个个加工比较耗时，另外加工的孔存在表面粗糙以及崩边等问题。 直到 90 年代，硅刻蚀才迎来了突破，DRIE 深硅刻蚀技术横空出世。

DRIE，Deep Reactive Ion Etching 的首字母缩写。

这项技术是 1994 年德国 Robert Bosch 公司在此前一项低温离子硅刻蚀技术的基础上发展的一项高深宽比硅刻蚀技术【4】。这项技术用了一种很巧妙的方法实现了各向同性腐蚀来刻蚀圆柱孔。各向同性腐蚀与上面讲的 KOH 这种各向异性腐蚀不同，它在腐蚀硅片时各个方向是均匀的，所以正常情况下它只能在硅片上刻蚀出球状的孔。使各向同性腐蚀实现圆柱孔刻蚀的核心思想是将腐蚀分割成无数的小步。

它的具体方法是：先在硅片把需要刻蚀微孔的位置的硅裸露出来，用各向同性的腐蚀气体在硅片上刻蚀下去一薄层，然后在刻蚀出来的坑的表面沉积保护层，再用等离子打掉坑底的保护层打掉，再用各向同性的腐蚀气体刻蚀一薄层，通过这样多次微小的各向同性腐蚀循环就可以在硅片上实现批量的高深宽比微孔的刻蚀。事实上这项技术如此重要，后来也成为 MEMS 的核心制造技术。

DRIE 的示意图

微孔的导电化也同样富有挑战。在 1958 年肖老的专利中只是提及在孔中填充金属的想法，但并未提供任何具体的实施方法；1964 年 IBM 的专利中是利用简并掺杂来降低硅的电阻从而将硅自身转化导电介质，这种方法无法用于微孔的导电化；而在 1969 年 IBM 申请的专利中，金属层是通过溅射的方式实现的。虽然溅射在当时是半导体主流的金属沉积方法，但是溅射一般只能用于厚度在 1um 以下的薄金属沉积，并且包覆性差，只能用于沙漏形孔的金属化。

1970 年，Hitachi 公司在一个专利中首次提出将用电镀在半导体晶圆中实现金属沉积【5】，虽然这个专利中电镀只是为了实现金属与硅的欧姆接触，但这项研究开启了电镀用于半导体加工的序幕。电镀技术是 19 世界上半叶由英国和俄罗斯的科学发明的一种全新的金属成形技术，与以前人类所有的纯物理金属加工方式，例如锻造，铸造，蒸发沉积，溅射沉积，机加工等都不同， 电镀是一种电化学技术。这项技术一开始主要被用于金属艺术品的批量制造。因其沉积速度相对较快并且可以实现批量的沉积这个特点，电镀这项技术在被发明 100 多年后，终于与半导体走到了一起。

5 年后的 1975 年，IBM 进一步将 X 射线光刻与电镀结合，开始探索电镀用于晶圆厚金属的沉积【6】。

1982 年，这项技术在德国被进一步发展成一项重要的 MEMS 技术 LIGA。全称叫 Lithographie, Galvanoformung, Abformung (英语：Lithography, Electroplating, and Molding) 【7】。这是一项结合光刻和电镀的用于高深宽比金属结构沉积的技术。作为 MEMS（微电子机械）的核心技术，LIGA 为 MEMS 早期的发展立下不少功劳。如果对上文还有印象的话，DRIE 深硅刻蚀后来也成为 MEMS 的核心技术。所以说 TSV 和 MEMS 在技术是孪生兄弟一点都不为过！

90 年代中期，半导体行业发生一件大事： IBM 用铜电镀大马士革工艺全面替代的溅射铝作为集成电路中晶体管互连。这样电镀铜在半导体行业便开始成为标准工艺，这让电镀铜用于 TSV 的微孔金属化填充更加顺理成章。

至此， 现代 TSV 的两项核心技术：深硅刻蚀和电镀都出现了。

走向商用

TSV 不仅赋予了芯片纵向维度的集成能力，而且它具有最短的电传输路径以及优异的抗干扰性能。随着摩尔定律慢慢走到尽头，半导体器件的微型化也越来越依赖于集成 TSV 的先进封装。TSV 对于像 CMOS Image Sensor(CIS，CMOS 图像传感器)，High Bandwidth Memory(HBM)以及 Silicon interposer(硅转接板)都极其重要。因为存在感光面的缘故，CIS 芯片的电信号必须从背部引出，TSV 因此成为其必不可少的电互连结构。HBM 是基于多层堆叠的存储芯片，如今 HBM 已经可以实现 12 层的堆叠，16 层以上更多层的堆叠相信在不久的将来也会实现，当然这一切都离不开 TSV 的互连。而 Silicon interposer 可以将多种芯片，像 CPU, memory, ASIC 等集成到一个封装模块的关键组件，它的垂直互连同样需要 TSV。事实上，法国的 Yole development 咨询公司曾做过一项研究发现 TSV 几乎可以应用于任何芯片的封装以及任何类型的先进封装，包括 LED, MEMS 等。

正是因为 TSV 的重要性，各大 Foundry 和 OSTA 公司也不断投入 TSV 技术的研发。这阶段的研发重点是如何保证电镀沉积主要发生在 TSV 孔内而不是硅片表面。如果不采取任何措施，电镀时硅表面金属沉积的速度会远快于 TSV 孔内。这个问题目前的解决方法是在电镀液中添加抑制剂和加速剂，分别抑制硅片表面的金属沉积并加速 TSV 孔内的沉积。为了获得完美的填充效果和足够高的良率，各大 Foundry 和 OSTA 公司都做了大量研究以获得最佳的电镀的参数，例如电流，温度，硅片的与电极的相对位置，添加剂的浓度等。各大半导体设备公司也开始针对 TSV 的电镀推出专用的半导体设备。

21 世纪，基于深硅刻蚀和铜电镀工艺的 TSV 技术日渐成熟，并开始正式走向商用。1999 年和 2000 年，日本分别率先研发出第一款三层堆叠的图像传感器和三层堆叠的存储器件。2004 年，出于对 TSV 未来应用前景的看好，TSV 名词的提出者 Sergey Savastiou 教授成立了 ALLVIA 的公司专注于 TSV 代工制造。2005 年，10 层堆叠的存储芯片被研制出来。2007 年集成 TSV 的 CIS 芯片由 Toshiba 公司量产商用，同年 ST Microelectronics 和 Toshiba 一起推出 8 层堆叠的 NAND 闪存芯片。2013 年第一款 HBM 存储芯片由韩国 Hynix 推出。2015 年，第一款集成 HBM 的 GPU 由 AMD 推出。

不走寻常路的 Sil - Via

随着 TSV 在 CIS 和 HBM 中的大规模应用，似乎 TSV 技术已经成熟并没有太多可以创新的空间了。但是无论是 CIS 还是 HBM，其中用到的 TSV 都是孔径只有 10 微米左右的小孔径 TSV， 而基于电镀的 TSV 却一直没能攻下最后一个阵地：大孔径 TSV 的实心填充。对于大孔径例如直径 50 微米以上甚至 100 多微米的微孔，如果用电镀填充满需要几个小时，不仅成本非常高而且良率也难以保证。

对于大孔径 TSV，瑞典有家 MEMS 公司却走出了另外一条“特色”技术路线。这家叫 Silex 的公司不走寻常路， 独立开发出了一项基于低阻硅的 Sil-Via 的 TSV 技术。Sil-Via 与电镀 TSV 有两大不同：首先，它用的硅基板材料本身就是低阻硅，类似于 1964 年 IBM 专利中的简并掺杂硅。其次，在制造过程中，Sil-Via 刻蚀的不是孔而是环槽，通过在环槽是填充绝缘材料的方式实现中心低阻硅圆柱作为导电介质。Sil-Via 主要用于 MEMS 器件的封装中，正是因为 Sil-Via 的巨大成功，Silex 也成为世界最大的 MEMS 代工厂。2015 年 7 月，中国资本收购了 Silex，只是 Sil-Via 这项技术的核心，在几十微米的圆槽中饱满填充可以耐 800 度以上温度的绝缘材料，仍然被瑞典人所掌握着。但 Sil-Via 并不完美，低阻硅只能满足 MEMS 器件的导电要求，金属化的大孔径 TSV 孔依旧有着很大的需求，而这又涉及到一条新的技术路线，以后专门写一篇细说。

Sil-Via(from silex website )

结 语

2022 年 3 月 9 号，苹果公司推出的 M1 ULTRA 处理器，这款性能爆表的处理器中，多个 CPU 使用带 TSV 的 Silicon interposer 进行集成的。如今，无论是 AI/AR/VR 中用到的传感器，图像传感器，堆叠存储芯片以及高性能处理器，都越来越离不开 TSV。

TSV, 这项并不为人熟知的技术，正在硬件的底层深深的影响着人类的生产生活方式。

半个多世纪前的那个秋天，肖特基那个在硅片上打孔的想法最终将人类带入了人工智能的时代。

References

【1】Anisotropic Etching for Forming Isolation Slots in Silicon Beam-Leaded Integrated Circuits, H.A. Waggener, IEEE TRANSACTION OF ELECTRON DEVICES, JUNE 1968.

【2】Three-Dimensional Integrated Circuit (3D IC) Key Technology: Through-Silicon Via (TSV), Wen-Wei Shen and Kuan-Neng Chen, Nanoscale Research Letters (2017) 12:56

【3】JP S59 22954 & JP S63 156348

【4】 High aspect ratio silicon etch: A review, Banqiu Wua), Ajay Kumar, and Sharma Pamarthy, Journal of Applied Physics 108, 051101 (2010); https://doi.org/10.1063/1.3474652.

【5】 METHOD OF MANUFACTURING SEMCONDUCTOR DEVICES, Patent No. 3,661,727.

【6】E.Spiller, R.Feder, J.Topalian, E.Castellani, L.Romankiw and M.Heritage, “X-ray Lithography for Bubble Devices,”Solid State Technol.,April1976,pp62-68.

【7】E.W.Becker, W.Ehrfeld, D.Munchmeyer, H.Betz, A.Heuberger, S.Pongratz, W.Glashauser, H.J.Micheland V.R.Siemens, “Production of Separate Nozzle Systems for Uranium Enrichment by a Combination of X-ray Lithograohy and Galvanoplastics,” Naturwissenschaften,vol.69,pp.520-523,1982.