EDA365：大数据时代的高速PCB设计，你准备好了吗？

空间的隔断似乎并没有减弱彼此之间的联系，无处不在的网络把大家连接在了一起。万物互联的口号喊了很多年，在不知不觉中，润物细无声的慢慢走近了我们。

云计算，5G，车联网，智慧城市，这些名词相信大家都已经耳熟能详，而在这些高科技背后，是海量的数据交互，也就是我们常说的大数据。为了支撑起大量数据传输的需求，各种总线的数据速率都在不断攀升，相应的，电路设计的复杂度也越来越高。

为了提高设计效率，减少返工引起的延期以及成本消耗，高速链路的仿真越来越受到大家的重视。如何确保仿真的准确性，则成了一个令人头疼的问题。高速链路仿真涉及到的内容很多，包括芯片模型，无源器件模型，PCB电路模型等。本文的重点将放在PCB电路模型这里。

相信大家对于PCB的结构都不陌生，它是由导体（铜箔）和介质层（有机材料）组成的，示意图如下：

仿真工具一般都会提供PCB传输线的模型，工程师可以依据实际情况选择合适的模型进行仿真。下图是使用ADS的Multilayer模型简单搭建的一个带状线结构S参数仿真原理图：

图中TL1是一根PCB传输线，衬底是Subst1，输入对应的物理参数，运行仿真，即可得到这段PCB走线的S参数。看起来似乎不复杂，可是操作时问题就来了，这些物理参数要怎么设置呢？尤其是衬底材料的介电常数（Er）和损耗因子（TanD），可以说这两个参数是PCB走线设计的基础，它们决定了传输线特征阻抗与线宽、板厚之间的关系。

要获取这些参数，可能设计师最直接想到的方式就是咨询PCB厂商，然而厂商提供的参数和仿真工具中的定义相同吗？其精度是否能满足高速电路设计的需求呢？

接下来，我们将从这两个问题出发，看看怎样获取到准确的PCB材料参数，从而提高链路仿真精度，为完整的系统设计铺平道路。

PCB材料参数测试方法以及高速数字电路对于材料参数的要求

我们说到PCB材料参数，主要是指层叠材料的介电常数和损耗因子。介电常数（Dk）与传输线的特征阻抗关系密切；介质损耗因子（Df）则决定了传输线损耗中的介质损耗，由此可见这两个参数对于PCB走线的重要性（传输线损耗还包括导体损耗等其他因素，此处先按下不表）。

常用的材料参数测试方法主要有如下四种，一般都是针对均匀的各向同性材料。其中同轴探针多用于液体或半固体高损耗材料，传输线法需要将样品加工成图示的形状，也不适用于Df在1e-2量级以下的低损耗材料测试。为了降低传输损耗，PCB叠层通常会选用低损耗的材料，Df可能会低至1e-3~1e-4量级，能满足这种损耗测试精度的方法只有平行电极法和谐振腔法。

平行电极法的原理是将材料加工成薄片，放置在带有上下两块平行电极的测试夹具中，形成电容，通过测试电容的容值和损耗因子，配合电极面积以及材料厚度，计算出材料的Dk和Df。这种方法的精度很高，然而受限于测试设备，最高频率只能测试到1GHz。

适合测试薄片材料的谐振腔有分离介质谐振腔（SPDR）和分裂圆柱体谐振腔（Split Cylinder Resonator），其原理类似，SPDR示意图如下，电磁波通过左右两个耦合环馈入腔体，通过测试空腔和加入样品后的谐振点和Q值，计算出样品的Dk和Df。这种方法适合低损耗材料测试，可以测到的损耗理论上可达1e-6（某些腔体），但是它只能做点频测试，测试频率取决于谐振腔。

对于当前的高速电路来说，数据速率已经是几十到上百G，平行电极法的1G带宽显然是不够的，谐振腔法频率够高，然而它只能提供单点的Dk和Df，尽管我们希望使用尽可能稳定的PCB材料（其性能受频率以及环境变化的影响很小），实际上的材料参数在不同频点上还是会有变化。

高速电路要承载的是数字信号，其频谱会覆盖由上升沿决定的全部带宽。为了获取到准确的仿真结果，在信号带宽范围内的PCB材料参数不可或缺。

仿真工具中的PCB材料模型

前文中提到，不同频点的PCB材料特性是不一样的，而高速电路设计需要宽带的PCB材料参数，因此，仿真工具需要提供频变的衬底材料模型，从而支持宽带的高速通道仿真。

ADS采用了Svensson/Djordjevic模型，其复介电常数表达式为：

是当频率趋于无穷大时的介电常数，a是个固定的系数。ADS将通过给定频点的Dk，Df以及设定的和计算出和a，从而得到任意频点的复介电常数。典型的频变Dk，Df曲线如下：

复介电常数的实部（Dk）

实线为复介电常数的虚部，虚线为损耗角正切（Df）

该模型可以保证传输线的仿真结果满足因果性（causality），这对于高速电路设计来说是非常关键的。因果性指的是系统的输出不应该早于输入，更严格意义上讲，物理系统都是有传播时延的，在输入信号加上传播时延之前，系统不应该有任何输出。

然而这一点在仿真环境里并不总是满足，有些模型可能没有考虑到因果性问题，导致仿真结果与实际输出信号出现了偏差，下方左图是采用非频变的Dk、Df仿真出的时域波形与实测结果的对比，该系统的时延大约是7.5ns，可以看到，仿真波形在6ns左右已经有输出了，这显然是不符合物理常识的。右图是采用Svensson/Djordjevic模型的对比结果，因果性得到了很好的修正，仿真结果和实测更加接近[1]。

PCB材料参数提取方法

现在，我们已经有了适用于高速电路设计的层叠材料模型，该模型所需的参数要如何获取呢？

从前一节的模型公式中看，似乎可以通过点频的复介电常数加上设定的fL和fH推导出整个模型公式，然而常规的材料测试方法只适合没有铜箔的均匀光板，实际的PCB板结构要复杂很多，不管是从理论上还是经验上看，光板测出来的复介电常数和加工成电路板之后的实际值通常是不一样的。

当前高速电路板以多层板为主，典型结构如下图所示：

多层PCB板加工过程有很多步骤，简单说来，是先把铜箔和绝缘层压合成的基板材料（覆铜板）裁切成所需的尺寸，经过压膜，曝光，蚀刻等处理制作出内层线路，然后通过层压技术将铜箔，半固化片（Prepreg）与棕化处理后的内层线路板压合起来，后续还有钻孔，孔金属化以及外层线路制作等流程。其分层结构示意图如下：

常规的材料测试方法或许可以得到其中内层基板以及PP板的介电常数，然而光板毕竟不同于PCB电路，而且为了增加牢固度，PCB 中铜箔表面并不是光滑的，而是有一定的粗糙度，如下图所示[2]，这也会影响到实际的介电常数。

因此，如果可以直接在加工好的PCB板上获取到材料参数，显然会更加贴合实际情况，结果也会更加可靠。

前文中曾经提到，有了层叠材料的参数，就可以通过仿真得到一段传输线的S参数，那么，如果我们能够拿到传输线的S参数，是否可以反推出层叠材料的参数呢？在对传输线理论以及仿真工具的能力有深刻认识的基础上，我们发现，这个过程的可行性是非常高的。

考虑到PCB的制作工艺，行业通常会用有效介电常数（effective dielectric constant）来描述其层叠参数特性，即Dkeff。它是通过传播系数直接导出来的，公式如下[3]：

上式中，11.8是真空中的光速，单位为inch/nSec；Length是传输线长度，单位为inch；TD(f)是传播时延，单位为nSec。

在PCB上加工出一段传输线，它的物理长度直接可测，S参数可以通过矢量网络分析仪测试得到，进而利用S参数中的插入相移计算出传播时延，那么Dkeff也就不难获得。

关于损耗部分前文中有提到，传输线的损耗主要包括介质损耗和导体损耗，插入损耗可以从S参数中获取（比如S21），然而实际操作中要从中把导体损耗和介质损耗区分出来却不是一件容易的事，不过我们不需要自行计算出两者的解析结果，而是将其简化为电导率和损耗角正切，然后利用仿真工具ADS的优化处理能力，在所需的频率范围内拟合出最逼近于实测结果的参数，如下图所示。

此时，仿真结果与实测结果几乎重合，我们也获得了所需的模型参数，代入Svensson/Djordjevic模型公式，即可得到频变的Dk，Df曲线：

这里的拟合并没有单独考虑铜箔表面粗糙度，而是将它的影响归入Dkeff和Df进行统一优化。实践表明，这种简化对于20GHz以内的材料参数提取精度是完全足够的，不过随着频率的提升，粗糙度的影响越来越大，必须将其独立出来进行精准建模，才能够满足更高速电路仿真的精度要求。

ADS中也提供了多种粗糙度模型，可以更精确的描述传输线的传播特性，在此基础上进行层叠材料的Dkeff和Df提取，其适用频率范围可以拓展到50GHz甚至更高。