计算机体系结构和软件的发展历程

体系结构方面要做的事情是改善数字计算使之能更好地管理能量、降低能耗、降低芯片整体成本、提高错误检测和响应能力。那么体系结构有哪些开发设计问题呢？

能量管理：

目前能量管理技术已经无处不在，通常是粗粒度的，当不要求高性能计算时，动态电压频率调整技术（DⅤFS）以及热节流技术可以在计算过程不需要峰值性能时降低时钟频率和电压。在当前的消费类电子设备中，粗粒度动态电压频率调整技术可以大幅节省空闲计算部件的能耗。然而，如果计算部件利用率接近100%，那么这种方法所能降低的能耗就很少了。细粒度的功耗管理，通过软件管理快速地实现功耗状态之间的转换，有可能进一步降低功耗。

电路设计：

研究表明，有方法可使长距离连接导线在较低电压下工作，并在输出端点对电压进行放大，虽然放大电压可能造成一些能耗。英伟达（NVIDIA）在最近的一篇论文中估计，使用这种结合现有技术的先进电路设计技术，有可能获得两到三倍的性能提升。一个更“激进”的提升性能方法是无时钟（或多米诺逻辑）设计。时钟分配所需功率通常在系统功耗中占很大比例，并会使电路的工作速度受限于最慢的部件。实用且有效的无时钟设计目前还难以实现，但最近的一些实例表明，这种途径可能成为在神经计算和数字应用中降低动态功耗的可行方法。

片上系统（SoC）：

片上系统的芯片成本以组件设计和验证成本主，也是当前市场上芯片的主流设计方式。定制芯片只包括在特定应用下使用的电路组件成本，比通用芯片的设计成本低。

逻辑专用化：

通过对每一个问题构建定制电路，现场可编程阵列（FPGAs）和可重构计算在提高性能方面具有定前景，但在实现时效率并不高。典型的FPGA为了最大程度地利用查找表，使得大多数可用的可重构导线并未得到利用。而专用集成电路（ASIC）可以消除冗余的连线，因此ASIC在性能方面比相同规模的FPGA高出10倍左右。

可惜的是，这两种方法都需要大量的专业硬件设计技能，并且总的来说，电路设计比软件设计成本要大得多。也许在无法通过缩小尺寸获得性能大幅度提升时，这种经济上的障碍会得到克服。

对定制逻辑发展最大胆的建议是考虑使用暗硅（Dark silicon），存在于ASIC中，空闲时会保持未用区域的关闭状态）。这一设计的主要思路是在面积开销和更有效地使电路专用化之间折衷，以使得性能的提高可以补偿由于额外面积而带来的成本增加。通过关闭空闲的专用电路，该方案能达到能量平衡（即在没有带来额外能耗的情况下提高了性能），这种方法已经在一些特定的消费类电子设备中得到应用。然而，在通用计算中这一思路是否有效尚需验证。

近阈值电压操作：

通常，主流计算设备中的芯片尽量避免采用较低的电压，因为这样会降低晶体管的抗噪声干扰能力，并会导致电路性能产生较大的统计性离散。这两个问题都可能导致电路不可靠，且对软件和硬件的开发带来巨大的阻碍。从软件的角度来看，以传统的整体同步方法来获得可伸缩（scalable）并行计算性能在近阈值电路中可能不再适用，这迫使设计者采用全异步的软件执行模型并重新设计算法和基础结构。从硬件的角度来看，不可靠性的增加，需要普遍添加错误检测以及与之相对应的软件层的处理，带来的额外开销目前难以预测。同时，低电压下时钟频率要显著降低，为了获得更高的性能，就需要增加并行度，这又给软件设计带来巨大压力。尽管存在上述问题，但由于近阈值电压电路通过降低芯片工作电压，能使设备的能效（及其可用性能和扩展性）提高一个数量级，所以仍然是当前的一个研究热点，主攻方向包括确定可靠性、性能异构以及更高度的并行度给软件设计带来的挑战。

三维集成和封装：

维集成和封装已被成功应用于主流设备，用来提高逻辑密度、减少数据传输距离。目前，大多数的存储设备都采用了某种形式的堆叠技术，这对提高未来设备的密度起到关键作用。

三维光刻层技术的主要挑战是提高缺陷容忍能力、管理热密度以及本征电阻。堆叠冷却技术，例如新兴的非易失性寄存单元（磁阻随机存储器、忆阻器等），为进一步完成更细化的光刻层提供了可能性，可以在元件密度上提高几个数量级，从而相应地提高功能和存储容量。

（1）基于硅通孔的堆叠：

在这种方法中，通过在堆叠层之间的硅片上设计通孔来提供电气连接。芯片堆叠可用的层数已经高达8层，而且相对于添加多层光刻或通过外延沉积的方式提供电气连接，其工程成本更低。比起传统芯片封装技术，如球栅阵列和管脚封装，通过硅通孔还能够提供更高的带宽和能效。然而，相对于用光刻法增加芯片层数的方法，硅通孔堆叠方法在带宽、效率和层间连通性上依然有差距。

（2）外延沉积：

光刻分层技术只能生产底层硅层，依然是二维平面。要有更多的有源晶体管就需要再一层又一层地添加半导体层。这可以通过化学、分子束或气相沉积等外延过程实现。技术难点始终是如何产出高质量单晶有源层，但在研究方法上已经有了实质性的进展，超越了标准的硅工艺，用外延以外的其他方法直接生成非常薄的晶体材料层。

阻抗减少：

大多数的集成电路设计使用铜连接元件以减少电阻，因为铜是一种非常好的导体，是在室温下能够有效降低电阻的少数金属之一。超导体和晶体金属是可以代替铜的两种材料。

（1）超导体：

超导可能是一种提升高性能计算系统性能的有效方法，但它偏离了主流技术，而超导所需的冷却看来也不大可能用于消费类电子设备中。即便基于铜酸盐的高温超导体材料，所需要的冷却和磁屏蔽条件在实际应用环境也不易满足。使用低温冷却电子来提升高性能计算的性能在技术上是可行的，但是涉及改变高性能计算在传统上依靠现成商品部件的路径。

（2）晶体金属：

尽管铜是一种良好的导体，但是在典型的多晶体结构下，电子仍会在相邻晶粒之间的边界上发生散射。通过创造更大的晶粒，可以使金属层的导电性提高多达5倍。当然，在芯片规模生产过程中，如何产生更大晶粒依然是一个难题。

毫伏开关：

毫伏开关本质上是一种工作电压比普通晶体管低得多的晶体管。多个逻辑层堆叠会导致能量密度过大，使得三维设计方法在规模扩展上遇到困难。因此，未来的电子系统将需要能够有效降低其逻辑开关损耗及层内传递信息时的电阻损耗的材料。从结构和材料的角度上能够提升器件性能的材料包括隧道场效应晶体管、异质半导体、碳纳米管、石墨烯和压电变换器。

（1）隧道场效应晶体管：

在使用传统的场效应晶体管时，器件的性能往往受限于开或关所需的电压摆幅。隧道场效应晶体管使用通道材料（Channel Material）调制量子隧穿效应，并不像经典的金属氧化物半导体场效应管（MOSFET）那样利用热电子发射调制，这一改变也使得开关切换对栅电压更敏感，所以可以在更低电压下工作。器件能量的损耗与电压的平方成正比，因此该方法在提升能效方面具有较大潜力。目前正在对不同材料系统进行研究，但设计的器件都面临着热敏感度、速度、可靠的可制造性和其他可扩展性的问题。如果光刻技术不能进一步提升，则TFET的成功发展仅能支持一到两代的技术性能拓展，并且从实验室到大规模生产还将花费十年的时间。其他技术，如铁电效应栅极场效应管也有类似的问题需要克服。

（2）异质半导体：

由于硅具有良好的化学性质和物理的鲁棒性，所以它一直是集成电路中主要的半导体材料。除硅之外，化学元素周期表中的III-V族半导体材料，比如砷化镓（GaAs），能提供高得多的性能，但会更容易受到低质量氧化物的影响，因此需要更多的化学处理。

最近，将多个独立的III-V族材料集成到整体的硅衬底的技术有了重要改进，从而可以实现将硅的制造、化学和电气优势与嵌入的III-V族材料的性能优势结合，显著提高了相应材料的性能。异质性是通过硅应变（silicon straining）实现的，硅应变改变硅衬底原子间距离使其与III-V族材料接近，再在沉积III-V族材料时进一步掺杂，使其原子距离与硅材料原子间距靠拢。除此之外，硅可以沉积在晶格间距略大的基材，例如锗化硅（SiGe）上。层间的原子键可将硅晶格拉伸，从而可以大幅提高硅中的电荷迁移率。

这个领域的挑战主要是需要将大规模生产完美晶体结构的方法整合到规模生产所用的平面工艺，由此增加了复杂度和成本。可喜的是，最近超高真空化学汽相沉积（UHV-CVD）、分子束外延（MBE）和其他外延生长技术的发展，使可靠的大规模生产变得越来越可行。

异质半导体目前在所需的材料方面尚面临诸多挑战，例如，砷化镓具有P型栅和N型栅性能不平衡的性质，影响用于CMOS器件时的效率。通过外延沉积结合硅材料可以解决其中的一些问题，并可能将某些器件性能提高一个数量级。但到目前为止许多III-V族化合物还不是CMOS器件替代品的候选者。

碳纳米管和石墨烯：

碳纳米管的禁带宽度比硅小很多，这个特性使基于碳纳米管的器件工作能耗较小。这类器件还对电子运动呈现出较低的阻抗，增加了噪声。实验表明，与基于硅的晶体管相比，基于碳纳米管的晶体管可以提供更高的电流密度，这从原理上说，使其运行时有更高的开关速率和能量效率。其他研究也表明，以单个器件而论，纳米管器件在增益（越高的亚阈值斜率越陡峭）和噪声抑制等属性上可以与传统半导体竞争。

然而碳纳米管仍存在一些问题，例如，接触电阻问题限制碳纳米管工艺的发展，栅极电介质材料尚有待充分工程化和优化。此外，纳米管直径和禁带宽度存在较大的离散分布，很难生产直径一致的高纯度纳米管。纳米管制造的主要难点是找到可规模化生产的工艺，尽管最近在基于纳米管的电路自组装工艺上取得了较大的进展，但研制出具有竞争力的商业化大规模生产工艺仍然还有很长的路要走。

石墨烯是一种没有禁带的碳原子平面矩阵，并不适合制作漏电流很低的数字开关。解决这个问题的办法是将石墨烯做成非常狭窄的带状物，卷成柱面的石墨烯微片可以看成是碳纳米管。

石墨烯制造的主要挑战在于制造边缘达到原子级平滑、宽度均匀的石墨烯纳米带（nanoribbon）。目前，石墨烯纳米带的研究比碳纳米管还要落后。然而，突破性的合成技术正在出现，相较于用来生产纳米管的技术，这种方法有可能以更经济、高效的方式生成纯净、宽度均匀的纳米带。除了石墨烯，其他二维材料，如二硫化钼和黑磷（phosphorene）也有了快速的发展。

压电晶体管：

压电晶体管利用压电效应—在机械应力作用下，晶体发生形变，产生电场。压电晶体管目前在微机械系统和力传感器中应用较多，一旦压电材料能够实现小型化，就可以使用该技术设计一个速度极快（数千兆赫）的微尺度电子继电器，也可用于使用微机械方法制造更高性能的数字开关。

后晶体管时代：新的逻辑范式：

上述这些器件和工艺都是基于已为大家熟知的计算机体系结构和计算模型，来提高计算设备的性能。但是也有一些技术提出来不是局限于改进晶体管，而是改变比特位存储和转换的方式。这些激进的技术途径代表新的逻辑范式，包括自旋电子学、拓扑绝缘体、纳米光子学和生物化学的计算等。

（1）自旋电子学：

相比于移动电子，基于利用磁畴的信息计算和通信比利用电子移动所消耗的能量要少得多，以致其和整体能耗相比甚至可以忽略。半导体制造技术战略联盟（SEMATECH，一个全球半导体器件、设备和材料制造商的合作组织）光刻部门主任凯文·卡明斯（Kevin Cummings）在一封电子邮件中声称，自旋材料将在计算内存一体化技术以及像静态RAM的新型电路设计中表现出卓越性能。如果自旋材料仅用于内存，那么对标准计算范式影响不大，但如果自旋电子元件广泛应用在通用计算上（完全取代CMOS），那么就需要一个绝热（adiabatic）或可逆（reversible）计算模型，该模型可以是高约束的，将根本上颠覆当前的数字计算模型。

（2）拓扑绝缘体：

拓扑绝缘体将能量限制在一个二维空间。相对传统的导线，这种受限的能量状态可以提供更有效（更高噪声容限）的信息传输和存储，但如何使用这种材料实现计算逻辑尚不确定。目前有一种方法是应用二维映像分析算法，即利用光伏效应对嵌入到拓扑绝缘体中的量子比特的初态编程。凯文·卡明斯称，电子行业正在仔细研究这些二维半导体，以及其他具有独特性能的新型半导体材料。

（3）纳米光子：

尽管在亚波长尺度上，由于尺寸不兼容，用纳米光子学来代替晶体管技术仍存在很多问题：如可用的光学晶体管的增益低，相较于当前可实现的光刻技术尺寸，光器件的波长与现用平面工艺尺寸相较过大，但光子技术在规模通信方面具有明显优势。光子的能耗基本和距离无关，因此它们能摆脱导线电阻的物理限制。虽然光子的传输能耗成本降低，但通过光子连接发送信息时，用来激发激光、发射光子的能耗远高于其在传输路径中的能耗。尽管如此，在克服传统导线的限制、减少片上和片外通信成本方面，光通信仍将不可或缺。高增益光学晶体管如能研制成功，将会使纳米光子成为替代CMOS的候选技术之一，然而需要进一步开发高性能的光控制交换技术。

（4）生物和化学计算：

类脑的计算设备，旨在模拟当前最复杂的计算装置：大脑。基于生物的计算设备和器件需解决以下主要问题：低增益、信噪比差和不适合的运行环境。科学家们正在探索新的化学开关机制，这种化学开关要能提供足够的增益并抑制噪声，从而能够与硅竞争。好的候选技术是有的，但这些技术除了需要复杂的运行环境之外，难以扩大规模的问题也有待解决。

以前，产业界严重依赖于摩尔定律带来的好处，靠它轻易获得持续可扩展的廉价技术。现在已经到了这样一个节点：由于计算数据的能耗比数据传送的能耗减少得快得多，传送数据的能耗将主导技术和成本。加强软件的并行性是权宜之计，需要投入大量商业化开发资源。长远看来，目前以计算为中心的模型可能要让位于以数据为中心的模型。在摩尔定律失效之前，需要在基础科学领域上投入大量的时间和精力，包括材料科学，研究候选的替代材料和替代的物理器件，以促进技术的持续扩展。鳍式场效晶体管的发展历程值得借鉴：用了近10年的时间实现基础物理器件的更新换代，才使鳍式场效晶体管成为主流。任何新技术都需要一段很长的孕育时间以及10-20年的持续研发时间。选择众多，胜负未定，而回报也是巨大的。赢家不仅会影响芯片技术，而且将为整个计算机产业定义一个新的方向。