FPGA配置及68013的数据接口

在Quartus II中新建工程USB_OV7725_RAW_Demo，移植实现相关功能，如下：

（1）全局时钟管理模块，这是FPGA正常运行的灵魂，输出全局时钟100MHz的clk_ref，以及OV7725的驱动时钟24MHz，如下所示：

（2）I2C初始化OV7725为RAW格式视频流输出。这里我们直接移植前面的i2c_timing_ctrl模块，以及修改后的I2C_OV7725_RAW_Config模块，例化如下所示：

（3）为了方便在图像处理工程中保持一致的队形，这里输出给USB的数据从采集模块后获取，采集模块例化如下所示：

全编译后RTL图如下所示（其中LED与KEY模块仅供测试，与工程无关）：

最后，也是必须注意的地方，由于我们没法保证下载sof时，68013的FIFO依然在等待，或者处于正确的状态，因此在Quartus II全编译后，我们必须生成jic文件，更新EPCS4，重启后才能联调通信测试。

因此在Quartus II软件中，FileConvert Porgramming File相关设置如下：