EUV刻蚀芯片被指出存在缺陷

根据EETimes报道的一项芯片制造商会议上的研究显示，使用极紫外（EUV）光制造的芯片将受到随机缺陷的干扰，而且没有存在解决的方案。对于7nm或更大尺寸的工艺，EUV制造似乎可以接受，但低于这个尺寸，许多小缺陷就会出现，破坏了芯片并且难以检测到。

光刻是用于将构成芯片的图案蚀刻到硅晶片中的过程。晶片上涂有称为光刻胶的光敏材料。然后将该晶圆暴露在通过掩模照射的明亮光线下。掩模掩盖的区域将保留其光刻胶层; 直接暴露于紫外线下的将会被除去。最后使用等离子体或酸蚀刻晶片。在蚀刻过程中有覆盖膜的部分将会被保留，这样可以保留它们的氧化硅，从而蚀刻去除光刻胶以外的部分。

较小波长的光可以使掩模具有更精细的细节，因此可以更精细地刻蚀。如今基于14纳米制程的处理器已经使用的功能远远小于普通紫外线的波长; 他们应用多重图案绘制技术（其中使用多个掩模和曝光台）以达到更小的尺寸。这些额外的步骤增加了制造时间和错误率，因此制造商对使用更短的波长产生了兴趣。借助EUV，可以生产更小的芯片，从而不需要使用多个掩模曝光这些技术。

自20世纪90年代后期以来，芯片制造行业一直在讨论使用波长为13.5nm的EUV光刻技术，与现在使用的193nm紫外光技术相比。从理论上讲，EUV应该使构建具有更小规模的处理器更加简单，因为他可以绘制出更窄的天线条和更小的晶体管。但让EUV工作已证明存在诸多的问题。EUV被空气和用于制造镜片的材料强烈吸收。它需要通过使用反光镜而不是透镜来聚焦和重定向，有效生成高强度EUV也很困难。商业应用需要至少250W光源，英特尔声称它需要高达1kW。

GlobalFoundries，三星和台积电都已经计划在7nm制造中使用250W EUV光源。但是研究所人员看到了存在的问题，包括没有足够的材料被蚀刻掉的区域，导致芯片中导线之间短路，又或者太多的区域被蚀刻掉导致应该连续的电线之间产生间隙和撕裂。

GlobalFoundries研究副总裁George Gomba描述了与EUV类似的缺陷问题，并表示EUV硬件(来自ASML的NXE-3400)尚未达到公司所需的标准。他还表示，它们需要更好的检查EUV的系统，还需要改进光刻胶，以了解它们在暴露于EUV时的减少的数量。

如果这些问题无法解决，他们可能会强制采用不同的芯片设计方法。将内存与基于神经网络的处理元件和芯片结合在一起的芯片更容易受到制造缺陷的影响，因为单个坏掉的元素就会毁坏整个芯片。IBM的True North神经元模拟处理器拥有4096个元素的网格，每个元素都结合了一些内存和一些计算能力，上周研究人员称他们已经构建出了“内存晶体管”。这些器件可以将晶体管与忆阻器结合在一起（根据“存储”电荷通过它们的电量来改变其电阻的器件）。