2回答
在一次采访中，我被问到PUSH和POP是否是RISC或CISC指令。我说他们是RISC，但他们告诉我他们实际上是CISC指令。我建议ARM (一个常见的RISC实现)有这些指令，但他们指出ARM是混合的，不再是单纯的RISC。
我在网上找不到任何确凿的证据。PUSH和POP指令是否真的被认为是CISC体系结构的一个标志，或者它们是否会在RISC系统上找到？为什么？
浏览 3提问于2016-12-08得票数 11
它说MIPS是RISC的一种。它的历史是什么？两种格式/指令模型/编程模型，如何区分MIPS和RISC？RISC是一个更广泛的概念吗？
浏览 1提问于2012-10-22得票数 11
回答已采纳
3回答
在RISC处理器中，当直接操作数的大小不允许将其放置在32位指令字( RISC体系结构的标准)时，RISC处理器中是否可能有较大的即时数字操作。假设我们想要将32位或64位直接存储在寄存器中，或者执行具有该大小整数的简单算术指令。1) r1 = imm323) r1 = r2 + imm32这种指令在流行的RISC</e
浏览 26提问于2022-07-26得票数 -1
为什么我们需要将RISC-V指令集中JALR中的最小有效位设置为零，正如RISC-V指令手册中所描述的那样？
浏览 23提问于2016-11-06得票数 5
回答已采纳
1回答
我引用这个网站的话：
AFAIK，CPU的一个周期被定义为：
那么，我能总结出更多的指令意味着更多的循环吗？
浏览 10提问于2022-07-23得票数 0
回答已采纳
“计算机系统导论”这本书显示了CISC和RISC之间的区别，如下所示。RISC:暴露给机器级程序的实现工件。一些RISC机器禁止特定的指令序列，并有跳转，直到执行下一条指令才生效。编译器被赋予在这些约束内优化性能的任务。
我想知道什么“特定的指令序列”是被禁止的，为什么？
浏览 3提问于2018-11-01得票数 2
1回答
我正在使用RISC-V编译器和仿真器进行交叉编译(目标: RISC-V)。我想知道RISC-V仿真器(C文件)如何在没有真正的RISC-V cpu的情况下仿真RISC-V指令。
浏览 4提问于2020-05-09得票数 0
2回答
假设您正在运行一个32位RISC系统。您将使用什么指令来访问64位内存地址？1a) JMP1c) hiAddress假设ALU为32位且具有进位标志。即，JMP指令知道查看程序存储器中的下一项以检索loAddress，并查看其后的项以检索hiAddress。RISC中发生了什么？
浏览 52提问于2018-06-08得票数 1
回答已采纳
1回答
教学中的小端点
、、、
我正在学习计算机体系结构中的RISC-V指令。我想知道的是，由于小endian，RISC-V的指令中的任何数字都有一点小数字。我知道RISC-V使用小endian来表示内存中的数据.但是我不确定用指令表示数字是一样的。
例如，add指令具有该形式，funct7rs1rd，MSB在funct7，LSB在操作码中。1的位置是LSB，RISC-V使用小endian的原因吗？如果是那样的话，(0b00001's)位置是1，MSB在大门口吗？
浏览 5提问于2022-09-25得票数 0
3回答
RISC-V:即时编码变体
、、、、
在RISC-V指令集手册，用户级ISA中，我无法理解第2.3节立即编码变体第11页.有四种类型的指令格式R、I、S和U，然后是S和U类型的变体，它们是SB和UJ，我认为它们的意思是分支和跳跃，如图2.3所示。然后是由RISC-V指令直接生成的类型，如图2.4所示。说“RISC-V指令立即产生”是什么意思？它们是如何以这种方式产生的？
浏览 1提问于2016-09-10得票数 19
回答已采纳
CISC和RISC之间围绕这一主题的激烈讨论从未达成共识，但事实证明，RISC体系结构处理器，如ARM、PPC等，在现代台式机、膝上型计算机和计算密集型服务器中很少用作CPU。目前的趋势是，英特尔凭借其CISC或更多的CISC低RISC组合芯片，以优异的性能在高端处理器行业占据主导地位，而RISC处理器的特点则更多地是针对嵌入式设备的低功耗。我只想知道，没有历史和商业原因，以及英特尔为推动CISC前进所付出的巨大努力和集中精力，RISC会比CISC更出色吗？或者将来？特别是考虑到CMOS
浏览 0提问于2015-06-26得票数 1
回答已采纳
当我在二进制文件中组装压缩指令子集时，我得到了32位指令，但我想我会得到16位指令，因为RVC子集是用16位编码的。RVC(压缩的)子集的指令在组装后总是扩展到32位指令，还是应该是16位长的？这写在RISC-V的正式指令集手册中：
RVC是在以下约束条件下设计的:每个RVC指令扩展为基本RISC-V指令之一: RV32I、RV64I或RV128I。
浏览 6提问于2020-08-26得票数 4
我有这个risc v代码：ori S1, S0, 0x5678这个问题问我，“寄存器S2保存什么？”MIPS对lui和所有其他即时指令使用16位直接指令，零扩展按位布尔直接(ori/andi/xori)。其他MIPS指令确实会签署--延长它们的直接范围，就像RISC-V为所有事情所做的一样。RISC-V lui采用20位即时，而其他指令只使用12位符号扩展立即，因此lui和/或
浏览 0提问于2018-11-14得票数 4
回答已采纳
我试图理解CISC和RISC体系结构之间的区别。我读了来理解CISC和RISC之间的区别，但我很困惑。
li r0, 5mul r2, r1, r0从程序员的角度来看，两种体系结构的指令是相同的。为什么我
浏览 5提问于2021-05-27得票数 0
1回答
根据维基百科，x86是一个CISC设计，但我也听说/读到它是RISC。什么是正确的？我还想知道，为什么是CISC或RISC。是什么决定了设计是RISC还是CISC？是微处理器有多少机器语言指令，还是有任何其他特性决定了体系结构？
浏览 3提问于2012-10-25得票数 51
回答已采纳
2回答
我知道现在组件支持32位结构，所以我假设，和RISCV32一样，它的基本指令集有32位宽的指令(当然，RISCV32支持16位压缩指令和48位指令)。RISC-V的指令主要被解释为左端(在位索引方面).例如，在RISC中，我们可以有一个指令，比如lui (加载上立即注册)，它将一个20位的即时嵌入到指令中，有一个5位的字段来编码去编译寄存器，还有一个7位的格式来指定操作码。RISC-V指令也有规范中
浏览 6提问于2022-07-14得票数 0
GeForce 6xx系列GPUS是否使用RISC、CISC或VLIW样式的指令？“GPU可能更接近VLIW，而不是RISC或CISC”。在另一个消息来源中，表示，“Nvidia和AMD都已转移到RISC架构，以提高非图形工作负载的性能”。
浏览 2提问于2013-12-03得票数 5
回答已采纳
5回答
如果我理解这两篇文章，英特尔体系结构的最低层已经过渡到使用RISC指令，而不是英特尔所熟知的传统CISC指令集：
如果是这样，那么x86/x64芯片是否仍然是微编程的，或者它是否像传统的RISC芯片一样使用硬连线控制
浏览 5提问于2010-03-01得票数 7
1回答
考虑一下这个指令流程图..。指令获取->指令解码->操作数获取->指令执行->写回
和risc...like英特尔486
现在，如果我们发出一个risc指令，它需要一个时钟周期来执行，所以没有problem...but，如果发出一个cisc指令，它的执行将需要时间.现在，在超标量结构中，在处理第一个指令时发出的两个指令被转移到其他功能单元available...but中
浏览 7提问于2011-06-17得票数 0
2回答
我一直在尝试学习来自MIPS的RISC-V，最初它们看起来并不是不同的，特别是指令集。这两者之间有什么显著的区别吗？后端的大部分区别是吗？
浏览 4提问于2021-05-10得票数 5
回答已采纳
扫码
添加站长 进交流群
领取专属 10元无门槛券
手把手带您无忧上云
相关资讯
热门标签
云服务器
ICP备案
实时音视频
对象存储
即时通信 IM活动推荐
腾讯云开发者
