1回答
我想把USB外设连接到FPGA上。基本上，FPGA应该像USB主机一样工作。是否有支持USB集线器的FPGA板，以便一次可以连接多个(最多4个) USB外设。我已经找到了Cypress主机控制器，但我不确定如何在FPGA中使用它。
浏览 5提问于2013-06-06得票数 0
回答已采纳
2回答
这是一个连接自定义的FPGA开发board.In，这个FPGA有一个以太网网卡IP的实现和执行。有许多应用程序运行在主机linux上，并将数据发送给基于FPGA的以太网n/w卡，后者接受它，进行必要的处理，并发送到FPGA上实现的物理层，然后通过以太网将其发送到网络上的其他节点/设备。这一设置工作良好，即使多个应用程序从主机-pc发送数据到FPGA网卡。作为其中一个应用程序，我使用一个基于Linux的VLC播放器(它是一个多媒体播放器)来播放来自Li
浏览 7提问于2009-12-17得票数 1
回答已采纳
1回答
Xilinx系统生成器可用于原始MATLAB参考模型和实际HW板之间的联合仿真。在VIVADO HLS中，我们可以按照类似的步骤在原始C++参考模型(在HDL语言的数据类型和算法优化之前)和实际的HW板之间进行协同仿真吗？
浏览 82提问于2020-06-11得票数 1
回答已采纳
Intel Xeon Phi能否配置为直接从FPGA板接收数据、处理数据并将结果发送到主机内存？我有很大的输入数据流，不想有冗余的传输(FPGA board ->Host Memory->MIC->Host Memory)。我想要更优雅的方案(FPGA板-> MIC->Host Memory)，可以吗？
浏览 1提问于2015-02-05得票数 1
1回答
我想知道是否有人知道从主机C程序(不是在SoC上，而是从主机PC)为Xilinx Zynq-7系列或相关设备编程FPGA(PL)的有效方法。我可以在我的程序中使用/包含Xilinx API吗？基本上，我想把SDK的"Program FPGA“功能放在我的主机C程序中，用户选择一个预先构建的.bit文件(如果可能的话，还有.elf文件)来对FPGA/(SoC)进行编程。
浏览 1提问于2014-04-20得票数 0
2回答
ARP的程序化使用
、、、、
我需要一些可在Linux下编译的C或C++代码，以便能够获取任意数量的远程主机的IP地址列表，并为每个主机获取以太网MAC地址。这些主机可能位于同一子网中，也可能位于路由器后面的不同子网中。如果部分或全部远程主机的MAC地址是路由器上接口的地址，则可以。最终，我希望将IP地址和MAC地址交给FPGA，FPGA将使用这些信息格式化UDP/IP数据包，并通过以太网将其发送到主机。显然，FPGA还将获得其自己的MAC地址和IP地址，以填充数据包中的
浏览 2提问于2010-03-16得票数 1
1回答
这是一个LabVIEW (软件) FPGA (硬件)问题，所以我不知道我应该在这里张贴还是在电子堆栈交换。
我有一个USRP-2953 R，我想实现一个非常简单的项目。我希望读取来自RF0/RX1的信号，并使用FPGA将其输出到RF1/TX1 (不向主机转发任何内容)。信号中心为5.9GHz，带宽为10 The。那可行吗？我的方法应该是什么？
浏览 4提问于2014-11-05得票数 2
回答已采纳
我以实习生的身份参与了一个项目，目标是在Intel Arria FPGA 10上开发PCI Express“主机”解决方案。该项目的目的是获得一个能够通过PCI Express总线与其他设备进行数据交换的“主机”"rootport“架构。首先，重点研究了采用FPGA的硬件PCI Express硬件IP和嵌入式硬件处理器系统的可能性。PCI Express系统用于总线上的通信，以及用于初始化和管理的硬件处理器块。
这个想法看起来可行吗？FPGA上的PCI Express (内存芯片、DMA、MSI
浏览 19提问于2018-02-23得票数 0
1回答
我正在构建一个FPGA设计，其中一些设备(中央处理器，通用异步收发器，通用输入输出控制器)连接到AXI4总线。AXI4总线通过Xilinx的"AXI Memory AXI to PCI Express (PCIe) Gen2 v2.6 LogiCORE IP“连接到主机，它充当了一个桥接器。子系统通过PCIe与Linux驱动程序驻留在FPGA接口上。该驱动程序创建设备文件以提供到在主机上运行的计算机系统模拟器的接口，即所谓的虚拟平台(VP)。部分系统组件将在VP中模拟，而其余组件将在FPGA上实
浏览 13提问于2018-06-08得票数 2
3回答
我是fpga编程的新手，我想知道如何让我的fpga设计具有可分布性。这是我脑海中的场景。我有一个计算机网络，每个计算机都部署了一个基于fpga的外围设备。我想定期更新外围设备上的fpga设计。我有一个fpga的小型开发工具包，它附带了一个加载示例设计文件的可执行文件(它是Altera fpga FYI)。有人知道我是如何创建这样一个可执行文件的吗？我正在使用Xilinx ISE进行fpga开发。主机运行的是debian linux。
谢谢你所有的建议！
浏览 4提问于2014-11-27得票数 1
如果我从主机端调用clEnqueueWriteBuffer或clEnqueueReadBuffer，是否会有从主机到设备和设备到主机的DMA传输？这些设备将是NVIDIA GPU和XILINX FPGA。
浏览 62提问于2021-05-18得票数 0
2回答
在linux环境下，我需要通过PCI将视频数据传输到FPGA设备。我在FPGA上使用第三方PCI主核。到目前为止，我已经在FPGA上实现了一个简单的DMA控制器，使用连续的PCI写突发将数据从FPGA传输到CPU。我的带宽要求是30 MB/s左右的
浏览 4提问于2011-06-09得票数 0
回答已采纳
1回答
我正在进行FPGA的多重引导，我正在发送一系列命令，中间我需要从PROM内存中加载数据。我指定了加载数据的地址。所以我的问题是，从内存加载位文件到FPGA fabric需要多少个时钟周期?？
浏览 3提问于2014-12-24得票数 1
1回答
接收UDP数据包
、、
我目前正在研究FPGA和Ubuntu 20主机pc之间的UDP连接(防火墙关闭，不同的NIC测试)。为了发送UDP数据包，在FPGA上实现了一个自定义以太网程序。为了对FPGA进行故障排除，使用Wireshark对通信量进行监控。在Wireshark中，可以看到每个数据包及其数据，这意味着层1-4不负责()。工作和"FPGA“UDP包的区别：
浏览 1提问于2022-03-31得票数 0
回答已采纳
1回答
我要用Android开发一个应用程序，它必须能够读取来自FPGA板的数据，现在我想到了一些问题：此外，我的电子知识是零，我不知道我是否要问的人谁是编程的FPGA</
浏览 1提问于2013-10-22得票数 0
回答已采纳
1回答
其中一些ettus盒子有一些严重的(&严重昂贵)FPGA在其中。如果他们所做的只是将数据从ADC传递到以太网总线，那似乎是一种浪费。当我在GRC中构建一些东西时，在FPGA中完成了多少信号处理&我的PC完成了多少？
浏览 7提问于2016-01-29得票数 1
2回答
(我仍然面临安装myRIO的问题，所以我使用了主机计算VI来完成这个任务。)
救命啊!！谢谢
浏览 4提问于2015-10-11得票数 2
回答已采纳
为此，我使用了Nexys2 FPGA板。Nexys2有一个usb接口，摄像头也是一个usb摄像头。但是我没有verilog中的驱动程序，它可以让nexys2和摄像头相互通信。
浏览 1提问于2013-07-12得票数 1
1回答
但是，uhd_usrp_probe给出了一个在FPGA兼容性方面的问题如下：{ INFO linux；GNU C++版本错误: RuntimeError:预期的FPGA兼容性编号38，但得到13：下载适合这个版本的UHD的FPGA图像。使用以下命令：
"/lib/bin/uhd_image_loader“--args="type
浏览 7提问于2022-08-21得票数 0
1回答
一段时间以来，我一直在尝试实现高斯消除过程的并行实现。看起来内核似乎忽略了设置的障碍，执行它能执行的所有操作，然后让下一个内核完成它的工作。但我需要他们一起工作，反复地工作。我的输入A是修改后的矩阵，最后一列是比喻的“输出”。换句话说:每个内核在单独的第j行上执行行缩减，以使第i列中的元素为零。障碍。冲洗，然后重复。最后会有一个单位矩阵。执行第j行的相同内核也将xj赋值给最后一列中的值。Main：int main(){
//
浏览 5提问于2020-04-09得票数 0
云服务器
ICP备案
对象存储
腾讯会议
云直播
腾讯云开发者
