准备工作以及中断原理与流程与上一篇VxWorks版本一致，不同的是这次的Windows版本下中断的中断流程添加了开关保护。
当今的数据中心由数千台网络连接的主机组成，每台主机都配有 CPU 和 GPU 和 FPGA 等加速器。 这些主机还包含以 100Gb/s 或更高速度运行的网络接口卡 (NIC)，用于相互通信。 我们提出了 RecoNIC，这是一种基于 FPGA、支持 RDMA 的 SmartNIC 平台，旨在通过使网络数据尽可能接近计算来加速计算，同时最大限度地减少与数据副本（在以 CPU 为中心的加速器系统中）相关的开销。 由于 RDMA 是用于改善数据中心工作负载通信的事实上的传输层协议，因此 RecoNIC 包含一个用于高吞吐量和低延迟数据传输的 RDMA 卸载引擎。 开发人员可以在 RecoNIC 的可编程计算模块中灵活地使用 RTL、HLS 或 Vitis Networking P4 来设计加速器。 这些计算块可以通过 RDMA 卸载引擎访问主机内存以及远程对等点中的内存。 此外，RDMA 卸载引擎由主机和计算块共享，这使得 RecoNIC 成为一个非常灵活的平台。 最后，我们为研究社区开源了 RecoNIC，以便能够对基于 RDMA 的应用程序和用例进行实验
大侠好，欢迎来到FPGA技术江湖，江湖偌大，相见即是缘分。大侠可以关注FPGA技术江湖，在“闯荡江湖”、"行侠仗义"栏里获取其他感兴趣的资源，或者一起煮酒言欢。“煮酒言欢”进入IC技术圈，这里有近50个IC技术公众号。
硬件平台环境如下图所示，采用两台带有以太网口的设备相连，一端是PC机插有PCIe的FPGA开发板，运行Windows操作系统；另一端是嵌入式设备，运行VxWorks操作系统。
板卡内不同芯片间通讯最常用的三种串行协议：UART、I2C、SPI，之前写过串口协议及其FPGA实现，今天我们来介绍SPI协议，SPI是Serial Perripheral Interface的简称，是由Motorola公司推出的一种高速、全双工的总线协议。
摘要：长期以来，大多数分立加速器都使用各代 PCI-Express 接口连接到主机系统。然而，由于缺乏对加速器和主机缓存之间一致性的支持，细粒度的交互需要频繁的缓存刷新，甚至需要使用低效的非缓存内存区域。加速器缓存一致性互连 (CCIX) 是第一个支持缓存一致性主机加速器附件的多供应商标准，并且已经表明了即将推出的标准的能力，例如 Compute Express Link (CXL)。在我们的工作中，当基于 ARM 的主机与两代支持 CCIX 的 FPGA 连接时，我们比较了 CCIX 与 PCIe 的使用情况。我们为访问和地址转换提供低级吞吐量和延迟测量，并检查使用 CCIX 在 FPGA 加速数据库系统中进行细粒度同步的应用级用例。我们可以证明，从 FPGA 到主机的特别小的读取可以从 CCIX 中受益，因为其延迟比 PCIe 短约 33%。不过，对主机的小写入延迟大约比 PCIe 高 32%，因为它们携带更高的一致性开销。对于数据库用例，即使在主机-FPGA 并行度很高的情况下，使用 CCIX 也可以保持恒定的同步延迟。
大数据催生多元算力新计算架构，DPU 逢时而生，已成行业巨头和初创公司的必争之地。各家纷纷推出DPU相关解决方案（点击查看：史上最全DPU厂商大盘点），宣称可以降低数据中心税，助力数据中心更高效的应对多元化的算力需求。那么，DPU究竟是名不虚传还是徒有虚名？本文将走进英特尔实验室一探虚实。
来源：内容由「网络交换FPGA」编译自「nsdi18」，谢谢。Azure是数据中心的行业标杆，其应用规模和技术都是非常值得借鉴的，文中总结了来自产业界宝贵的经验和教训，探讨为何FPGA是最适合数据中心架构的原因。故翻译此文。
由于虚拟机需要连接物理网络，宿主机的hypervisor为虚拟机创建了一个虚拟网卡，而在运行虚拟机的宿主机上也就需要运行一个虚拟交换机 (vswitch)与这个虚拟网卡进行连接。
Vivado 设计过程中生成的 bit 流文件需要通过特定的配置引脚导入到 FPGA 中。专用配置引脚上的不同电压级别决定了不同的配置模式。可选的配置模式有：
哪些FPGA（现场可编程门阵列）可以给出，将FPGA资源作为PCI设备虚拟机加速器的所有准备工作，提供给系统，是一个手动行为。
大侠好，欢迎来到“艮林子”专栏，本次为艮林子首次和大侠见面，新春佳节之际，略备薄礼，不成敬意，给大侠带来“Xilinx Vitis 系列连载”，给大侠提供参考学习的资料，如有不足之处，还请多多指教。
发表在 SOSP 2017 上的 KV-Direct 是我的第二篇（第一作者）论文。因为第一篇 SIGCOMM 论文 ClickNP 是谭博手把手带我做的，KV-Direct 也是我自己主导的第一篇论文。
今天给大侠带来今天带来FPGA 之 SOPC 系列第八篇，程序固化，希望对各位大侠的学习有参考价值，话不多说，上货。
在前几期，我们了解了，对于SmartNIC的实现，无论是ASIC，FPGA，NPU还是SoC方案，都有一些难以绕过的障碍，因此，NVidia收购了Mellanox后，规划了基于ASIC+NPU+SoC的方案来取长补短，也就是基于Bluefield的DPU (Datapath Process Unit)。
据非官方统计，90%电子行业的公众号都介绍过3种串行通讯协议：UART、SPI和I2C。这3种串行协议也是电子开发行业最常用的协议。前面介绍了串口通讯协议及其FPGA实现，SPI协议。本篇文章介绍I2C通讯协议及其FPGA实测波形。
今天给大侠带来FPGA Xilinx Zynq 系列第二十篇，嵌入式系统和 FPGA之总线等相关内容，本篇内容目录简介如下：
今天给大侠带来基于FPGA的 UART 控制器设计（VHDL）（上），由于篇幅较长，分三篇。今天带来第一篇，上篇，计算机接口技术简介RS-232 串口通信简介。话不多说，上货。
5月16日，美团云正式对外发布全新品牌Logo，宣布开启AI战略，并将上线三大类AI产品，发力人工智能领域，布局云端人工智能版图
异构计算（Heterogeneous computing）技术从80年代中期产生，由于它能经济有效地获取高性能计算能力、可扩展性好、计算资源利用率高、发展潜力巨大，目前已成为并行/分布计算领域中的研究热点之一。本文主要介绍了CPU+GPU基础知识及其异构系统体系结构（CUDA）和基于OpenCL的异构系统，并且总结了两种结构的特点，从而对异构计算有了更深的理解。
人类自诞生之日起，就常常因为一些事情经常这样或那样做而形成一种惯例，我们称这种惯例为习惯。CPU就是这么一种产物，什么都可以做，灵活，好用。但随着定制化芯片的不断发展，是否真的需要CPU逐渐成为一种值得考虑的问题。尤其在定制计算领域，CPU的计算能耗比过高已经成为事实，甚至有几个数量级的差别。如本公众号之前曾发布的唤醒芯片的介绍"小爱同学"之类语音唤醒芯片相关技术介绍，都是不带CPU的超低功耗芯片。那么，在常常以功耗过大被诟病的数据中心应用日益频繁的DPU芯片，是否也可以不带CPU呢？本文介绍一篇2022年5月19日发布在https://arxiv.org/pdf/2205.08882.pdf网站上的一篇文章。
今天给大侠带来FPGA Xilinx Zynq 系列第四篇，本篇内容目录简介如下：
外部控制下载FPGA配置模式，通常称为从模式，有串行和并行两种模式。在从模式中，控制程序下载可以是一个处理器，MCU，DSP处理器或者测试镜像。从模式的程序可以存放在整个系统的任意地方，比如flash，CPB板，以及主机处理器代码，磁盘或者一个网络连接设备中。
近年来，在可编程NIC的发展和可用性的推动下，终端主机逐渐成为核心网络功能(如负载平衡、拥塞控制和特定应用网络卸载)的实施点。然而，在可编程NIC上实现定制设计并不容易:许多潜在的瓶颈会影响性能。
在本系列的第1部分中，我们研究了Xilinx，Intel和Achronix的新型高端FPGA系列，并讨论了它们的底层半导体工艺，可编程逻辑LUT结构的类型和数量，DSP /算术资源的类型和数量以及它们适用于AI推理加速任务，声称的TOPS / FLOPS性能功能以及片上互连，例如FPGA路由资源和片上网络（NOC）。在第二部分，我们研究了内存架构，封装内集成架构和高速串行IO功能。从这些比较中可以明显看出，这是有史以来开发的最复杂，最复杂的芯片，这场战斗涉及很多赌注，而且每个供应商都带来了一些独特的价值，而没有明显的赢家或输家。
之前介绍过一种远程（无线）更新的方式，详见《起飞！通过无线WIFI下载调试FPGA》，这种方式缺点有两个：一是速度较慢；二是我们的设备中需要增加一个无线设备，增加成本的同时增加了暴露的风险。这两点即无法在调试的时候使用也没办法在实际设备中使用。今天我们再介绍另一种简单方式。
在 Vivado 中自定义 AXI4-Lite 接口的 IP，实现一个简单的 LED 控制功能，并将其挂载到 AXI Interconnect 总线互联结构上，通过 ZYNQ 主机控制，后面对 Xilinx 提供的整个 AXI4-Lite 源码进行分析。
对于很多人来说，FPGA的开发很随意，要实现一个什么功能，在大脑里随便思考一下，就开始写逻辑，“天马行空”，水平看起来很高的样子。你若问他FPGA开发的流程，他也知道，但也仅仅局限于理论上的东西，从来不去实践，或没有这个习惯，或环境使然（例如，没人给你这个时间，我要求了，你就得立即给我干，不要让我看到你在看手册或者思考，这都是很死板的表现）。这种方式在高校尤为常见，或者不太正规的公司，功能的实现全靠导师口述，你给我实现个什么什么，很简单，这么做，那么做？
在谷歌发布TPU一年后，这款机器学习定制芯片的神秘面纱终于被揭开了。 昨日，谷歌资深硬件工程师Norman Jouppi刊文表示，谷歌的专用机器学习芯片TPU处理速度要比GPU和CPU快15-30倍（
本系列为FPGA系统性学习学员学习笔记整理分享，如有学习或者购买开发板意向，可加交流群联系群主。
众所周知，通用处理器（CPU）的摩尔定律已入暮年，而机器学习和 Web 服务的规模却在指数级增长。
博主Joel Williams在他的主页中分享了一篇购买便宜的FPGA开发板的攻略，量子位编译本文。
（3）自定义一个 AXI-Lite 的 IP 作为从机设备 Slave，并将其挂载到 AXI Interconnect 上，由 ZYNQ 的 PS 侧作为主机来控制 LED；
Zynq系列处理器包含了ARM和FPGA,与ARM处理器+FPGA这种两个处理器相比最大的特点就是两种结构的数据交互在芯片内部进行。既节约了接口，有提升了交互速度。
从计算机诞生伊始，“计算”这个词汇便随着时代的变迁不断丰富着自己的内涵，IT从业者为了提高计算效率也给“计算”赋予了更多载体，高性能计算、云计算、量子计算都在通过各个领域为计算赋能。时代发展离不开网络，本文要讨论的话题就是——网络如何与计算融合。
大家等待已久的考试攻略来啦！
菩提：NFV不需要硬加速吗？ 至尊宝：需要吗？ 菩提：不需要吗？ 至尊宝：需要吗？ 菩提：不需要吗？ 至尊宝：需要吗？ 菩提：哎，我是跟你研究研究嘛，干嘛那么认真呢？不需要吗？ 最近，由于工作的需要，
AI 科技评论按：本文作者李博杰，本文整理自知乎问题《如何评价微软在数据中心使用 FPGA 代替传统 CPU 的做法？》下的回答，AI 科技评论授权转载。
问题「用 FPGA 代替 CPU」中，这个「代替」的说法不准确。我们并不是不用 CPU 了，而是用 FPGA 加速适合它的计算任务，其他任务仍然在 CPU 上完成，让 FPGA 和 CPU 协同工作。 本回答将涵盖三个问题： 为什么使用 FPGA，相比 CPU、GPU、ASIC（专用芯片）有什么特点？ 微软的 FPGA 部署在哪里？FPGA 之间、FPGA 与 CPU 之间是如何通信的？ 未来 FPGA 在云计算平台中应充当怎样的角色？仅仅是像 GPU 一样的计算加速卡吗？ 一、为什么使用 FPGA？ 众所
AXI （高性能扩展总线接口，Advanced eXtensible Interface）是ARM AMBA 单片机总线系列中的一个协议，是计划用于高性能、高主频的系统设计的。AXI协议是被优化用于通过使用Xilinx进行的相应的开发来做FPGA实现，它被用作FPGA 设计的IP 核之间的一种通信方式。
要了解智能网卡（SmartNIC） 是什么，我们需要从基本的网络接口卡 (NIC) 开始说起。自 1980 年代中期第一台 PC 出现后不久，网卡就已经上市。这种硬件组件将数据包转换成在网络中传播的信号。它允许计算机之间的通信，不仅是同一局域网 (LAN)上的计算机之间，还允许通过可路由协议或Internet 协议 (IP)进行更广泛的网络通信。简单地说，网卡将服务器/个人计算机与计算机网络连接起来，方便它们之间的通信。 那么，智能网卡和网卡有什么区别呢？ 智能网卡是有线网络和计算
今天给大侠带来FPGA Xilinx Zynq 系列第三十二篇，开启十九章， 带来 AXI 接口等相关内容，本篇内容目录简介如下：
这篇文章记录《xilinx ZYNQ7000 》 系列的基本概念（我用的芯片是ZYNQ7020 软件Vivado 2017.4）
2021年9月25日，由“科创中国”未来网络专业科技服务团指导，江苏省未来网络创新研究院、网络通信与安全紫金山实验室联合主办、SDNLAB社区承办的2021中国智能网卡研讨会中，多家机构谈到了智能网卡的网络加速实现，我们对此进行整理，以飨读者。
从读书开始时的EPLD到大学毕业时的FPGA，一晃多年，仿若回到原点，只是很多的技能都似随风而逝，现在从IoT领域试图找回一些原来的影子，也许是为了忘却的纪念，也许是因为FPGA在物联网中有着它自己的天地。
FPGA可能没有像一些人预期的那样在深度学习训练空间中占据一席之地，但AI推理的低功耗，高频率需求非常适合可重编程硬件的曲线。
玩腻了追求极致画面表现，玩法上却千篇一律的“罐头大作”的人们，开始怀念童年记忆中那些简单的美好。
领取专属 10元无门槛券
手把手带您无忧上云
云服务器
ICP备案
对象存储
实时音视频
即时通信 IM
