目前，所有相关的《基于FPGA的网口通信设计》都更新完毕，之前答应大家5月底完成更新，正好趁着这个周末完成了更新。
之前有总结过设计思路《基于FPGA的网口通信实例设计》，趁着这波假期把实例弄一下，详细地址：
通过上面其他章节的介绍，网口千兆通信，可以使用TCP或者UDP协议，可以外挂PHY片或者不挂PHY片，总结下来就有下面几种方式完成通信；
这款 ARTIX-7 FPGA 开发平台采用核心板加扩展板的模式，方便用户对核心板的二开发利用。在底板设计上我们采用了 4 路千兆以太网接口和 4 路光纤模块接口，满足户的高速数据传输和交换的要求，是一款数据通信的“专业级”和"全能级“开发平为多路视频传输，多路网络和光纤通信及数据处理等应用提供了可能。相信这样的款产品非常适合从事数据通信和视频图像处理的学生、工程师等群体。
从硬件上来说，一般PHY芯片为模数混合电路，负责接收电、光这类模拟信号，经过解调和A/D转换后通过MII接口将信号交给MAC芯片进行处理。一般MAC芯片为纯数字电路。
本文档主要介绍板卡硬件接口资源以及设计注意事项等内容，测试板卡为创龙科技旗下的全志A40i＋Logos FPGA开发板。
黑金 Cyclone 10 系列的高端 FPGA 开发平台（型号：AX1006/AX1016/AX1025）正式发布了， 3 个型号之间的差别就是 FPGA 所使用的芯片型号不同。
本文档主要介绍TMS320F2837xD开发板硬件接口资源以及设计注意事项等内容。
本文主要介绍ZYNQ PS + PL异构多核案例的使用说明，适用开发环境：Windows 7/10 64bit、Xilinx Vivado 2017.4、Xilinx SDK 2017.4。其中测试板卡为TMS320C6678开发板，文章内容包含多个特色案例，如axi_gpio_led_demo案例、axi_timer_pwm_demo案例、axi_uart_demo案例、emio_gpio_led_demo案例、mig_dma案例等，由于篇幅过长，文章分为上下6个小节展示，欢迎大家按照顺序进行文章内容查看。
本文主要介绍硬件接口资源以及设计注意事项等内，其中测试的应用板卡为TMS320C6678DSP + Xilinx Kintex-7 FPGA核心板，它是一款基于TI KeyStone架构C6000系列TMS320C6678八核C66x定点/浮点DSP与Xilinx Kintex-7 FPGA处理器设计的高端异构多核评估板，由核心板与底板组成。核心板内部DSP与FPGA通过SRIO、EMIF16、I2C通信总线连接。核心板经过专业的PCB Layout和高低温测试验证，稳定可靠，可满足各种工业应用环境。
XQ138F-EVM是广州星嵌电子科技有限公司基于SOM-138F核心板（OMAP-L138+FPGA）开发的DSP+ARM+FPGA三核开发板，采用沉金无铅工艺的4层板设计，它为用户提供了SOM-XQ138F核心板的测试平台，用于快速评估SOM-XQ138F核心板的整体性能。
通过之前的介绍<FPGA和USB3.0通信-USB3.0协议介绍>，我们大致了解到USB3.0整个协议异常复杂，就连物理层都需要SerDes（FPGA实现的情况）才可以，所以目前使用USB3.0时，搭档FPGA的最优解就是外置USB3.0 PHY片。
本期我们来开箱测评创龙科技(Tronlong)的首款国产ARM评估板——TLT3-EVM评估板，它基于全志科技T3处理器设计，究竟性能如何？下面，我们一起看看详情！
创龙科技TL2837xF-EVM是一款基于TI C2000系列TMS320F2837xD双核C28x 32位浮点DSP + 紫光同创Logos/Xilinx Spartan-6 FPGA设计的评估板，由核心板和评估底板组成。核心板板载NOR FLASH和SRAM，内部TMS320F2837xD与Logos/Spartan-6通过EMIF、uPP、I2C通信总线连接。核心板经过专业的PCB Layout和高低温测试验证，稳定可靠，可满足各种工业应用环境。
创龙科技SOM-TL6678F是一款基于TI KeyStone架构C6000系列TMS320C6678八核C66x定点/浮点DSP以及Xilinx Kintex-7 FPGA处理器设计的高端异构多核工业级核心板。核心板内部DSP与FPGA通过SRIO、EMIF16、I2C通信总线连接，并通过工业级高速B2B连接器引出千兆网口、PCIe、HyperLink、EMIF16、GTX等高速通信接口。核心板经过专业的PCB Layout和高低温测试验证，稳定可靠，可满足各种工业应用环境。
基于Xines广州星嵌电子Xilinx XC7Z035/45-2FFG676I 平台的Zynq7035/45 PL端高速串行接口，使用千兆以太网通讯方式来测试验证底板上的光口通信，实现以下以太网功能：
作者简介：李庆，紫金山实验室未来网络研究中心研究员，主要研究方向为时间敏感网络（TSN）、软件定义网络（SDN）等。 详谈TSN产业生态：主要厂商及产品分析（上）对部分厂商及其产品进行了总结，本节继续对TSN相关的厂商及产品进行分析总结。排名不分先后。 华为 华为TSN交换机 AR 550E单端口最大带宽1 Gbps，具有八个10M/100M/1000M自适应电口，可通过自协商与对端设备协商端口速率及双工模式，单跳时延小于10 us，抖动小于500 ns，时间同步精度20 ns，样机集成了8个千兆（GE）T
今天和大家分享一个基于千兆以太网的项目应用方案，是一种应用思路，如果想要添加其他功能或者传感器可以在此基础上进行改进。
众所周知，通用处理器（CPU）的摩尔定律已入暮年，而机器学习和 Web 服务的规模却在指数级增长。
AI 科技评论按：本文作者李博杰，本文整理自知乎问题《如何评价微软在数据中心使用 FPGA 代替传统 CPU 的做法？》下的回答，AI 科技评论授权转载。
问题「用 FPGA 代替 CPU」中，这个「代替」的说法不准确。我们并不是不用 CPU 了，而是用 FPGA 加速适合它的计算任务，其他任务仍然在 CPU 上完成，让 FPGA 和 CPU 协同工作。 本回答将涵盖三个问题： 为什么使用 FPGA，相比 CPU、GPU、ASIC（专用芯片）有什么特点？ 微软的 FPGA 部署在哪里？FPGA 之间、FPGA 与 CPU 之间是如何通信的？ 未来 FPGA 在云计算平台中应充当怎样的角色？仅仅是像 GPU 一样的计算加速卡吗？ 一、为什么使用 FPGA？ 众所
这款 MPSoCs 开发平台采用核心板加扩展板的模式，方便用户对核心板的二次开发利用。核心板使用 XILINX Zynq UltraScale+ CG 芯片 ZU3CG 的解决方案，它采用 ProcessingSystem(PS)+Programmable Logic(PL)技术将双核ARM Cortex-A53 和FPGA 可编程逡辑集成在一颗芯片上。另外核心板上 PS 端带有 4 片共 2GB 高速 DDR4 SDRAM 芯片，1 片 8GB的 eMMC 存储芯片和 2 片共 512Mb 的 QSPI FLASH 芯片；核心板上 PL 端带有 1 片 512MB的 DDR4 SDRAM 芯片 。
编者按：本文系微软亚洲研究院实习生李博杰在知乎上针对“如何评价微软在数据中心使用FPGA代替传统CPU的做法？”问题的回答。AI科技评论已获得转载授权。 首先，原问题「用 FPGA 代替 CPU」中，这个「代替」的说法不准确。我们并不是不用 CPU 了，而是用 FPGA 加速适合它的计算任务，其他任务仍然在 CPU 上完成，让 FPGA 和 CPU 协同工作。 本文将涵盖三个问题： 为什么使用 FPGA，相比 CPU、GPU、ASIC（专用芯片）有什么特点？ 微软的 FPGA 部署在哪里？FPGA 之间、
测试方法：使用TestCenter向被测板子上的千兆以太网口打流，在FPGA内部通过自回环从源端口返回给TestCenter，通过看TestCenter控制界面上显示结果判断自回环是否正确。
大侠好，欢迎来到FPGA技术江湖，江湖偌大，相见即是缘分。大侠可以关注FPGA技术江湖，在“闯荡江湖”、"行侠仗义"栏里获取其他感兴趣的资源，或者一起煮酒言欢。
创龙科技TL6678F-EasyEVM是一款基于TI KeyStone架构C6000系列TMS320C6678八核C66x定点/浮点DSP与Xilinx Kintex-7 FPGA处理器设计的高端异构多核评估板，由核心板与底板组成。核心板内部DSP与FPGA通过SRIO、EMIF16、I2C通信总线连接。核心板经过专业的PCB Layout和高低温测试验证，稳定可靠，可满足各种工业应用环境。
电磁波在双绞线上传输的速度为0.7倍光速，在1km电缆的传播时延约为5us。传统的网络信道比较差，需要有重传机制保障可靠性。于是，在节点A向节点B发送数据进行通信的时候，要保证以太网的重传，必须保证A收到碰撞信号的时候，数据包没有传完，要实现这一要求，A和B之间的距离很关键，也就是说信号在A和B之间传输的来回时间必须控制在一定范围之内。IEEE定义了这个标准，一个碰撞域内，最远的两台机器之间的round-trip time 要小于512bit 时间。(来回时间小于512位时，所谓位时就是传输一个比特需要的时间）。因此，传统以太网有如下特点：
Xines广州星嵌电子研制的XQ6657Z45-EVM 是一款基于 TI KeyStone 架构 C6000 系列 TMS320C6657双核C66x 定点/浮点 DSP以及 Xilinx Zynq-7000 系列 XC7Z035/045 SoC 处理器设计的高端异构多核评估板，由核心板与评估底板组成。
电脑上位机将一幅 1024*768 图片通过双绞线（网线），发送给板卡网口（RJ45接口），RJ45接口将数据传输给网卡(PHY芯片)，PHY 芯片将差分信号转换成双沿数据，IDDR将双沿数据转换成单沿数据传输给 FPGA，FPGA 处理完成后将图像数据缓存到DDR3 中，DDR3 中的图像数据使用 UDP 协议传回 PC 机，同时将 DDR3 中数据使用 HDMI 传输到显示器上。
摘要：对于瞬息万变的证券交易市场，即时的行情信息是行情系统的基础。快速获取行情信息可以给市场参与者提供更宽裕的交易决策时间窗口，交易者获取的行情信息延时越低，往往意味着越多的交易机会和越大的决策空间。传统的基于软件的行情信息系统，信息的解析一般经过网络层数据获取、协议层数据解析、应用层数据处理等过程，在操作系统和协议层面，存在毫秒级别的上下文切换和软件处理延时，由于操作系统的进程调度和CPU主频的动态调整机制，这种延时还具备一定的不确定性。为实现纳秒级超低延时行情解析处理，本文针对上海证券交易所的行情发布系统，采用Verilog硬件描述语言，在FPGA加速卡上开发了对行情信息流的以太网，IP和UDP以及FAST协议的硬件解码，设计了支持指令集编程的微指令加速引擎。与传统的基于软件的方法相比，本文提出的专用硬件处理方案延时可降低10倍以上。
为实现大容量交换机与高速率通信设备之间的高效数据传输，高速接口的理解与使用愈发显现出其重要地位。本实验设计中计划使用四个GTH高速串行接口，分别采用了10G以太网接口协议以及Aurora64b66b接口协议，实现交换板到测试设备的连接并通过光纤实现高速数据片外回环，以达到快速理解接口协议并能够熟练使用该两种高速接口实现数据收发的目的。
实际遇到需要解决问题真是最好的老师，断更了两天，主要还是自己贪玩了，没有把握好时间，另外就是我一直在研究怎么入手通过SFP光口来控制高精度电源。
基于之前在《8.5.3 基于UDP/IP协议的电口通信》中所介绍的 UDP IP 协议栈， 将其与Xilinx提供的 IP 核 1G/2.5G Ethernet PCS/PMA or SGMII 连接， 实现电脑与板子之间的 SFP 电口通信。整体实现框架如下图所示。
这是我第一次在公众号发布评测视频，之前也没做过视频，从录视频、剪辑、渲染真的是太麻烦了，PR咱也不会，用的是剪映，初次尝试，以开发板评测为主题，一共剪了两段，一个是模仿iPhone7 快闪107秒产品发布视频，40秒的视频周末剪了一上午。第二段是完整的开发板开箱评测视频，14分钟时长，我嫌太麻烦，中间几乎没有剪辑，如果觉得视频内容太长，可以看下后面的文字评测内容，要比视频介绍更详细。 初次录视频，大家多多支持。 视频1：开发板评测快闪 http://mpvideo.qpic.cn/0bc3xiaas
创龙科技SOM-TL64x是一款基于TI Sitara系列AM64x双核ARM Cortex-A53 + 单/四核Cortex-R5F + 单核Cortex-M4F设计的多核工业级核心板，通过工业级B2B连接器引出5x TSN Ethernet、9x UART、2x CAN-FD、GPMC、PCIe/USB 3.1等接口。核心板经过专业的PCB Layout和高低温测试验证，稳定可靠，可满足各种工业应用环境。
第一种是功能性的，仿真一下就能查到原因，并且这类问题往往是确定性的，也容易重现和解决，比如本公众号之前介绍的搭建仿真环境的一些方法：Modelsim的安装与使用，用Modelsim独立仿真带Vivado IP核的仿真工程，如何用ModelSim 独立仿真ISE的仿真工程。这类问题中稍微有难度的就是仿真环境不容易重现的，或者需要跑很长时间仿真才能重现的，这一类问题本公众号之前介绍过一种解决方案，详见：Vivado进行FPGA调试“犯罪现场”，在仿真环境中重现方法；
引言 随着科技的发展，数字控制系统的应用越来越广泛。以前的模拟电源控制系统线路复杂，控制精度低，故障率高。因此开发全数字电源控制系统越来越重要。微控制器，微处理器技术的发展为数字电源控制系统的开发奠定了良好的基础。单片机由于其很高的性价比在数字控制领域一直占据着非常重要的地位。C8051F06x系列器件采用 Silicon Lab公司的专利 CIP-51 微控制器内核。CIP-51 采用流水线结构，与标准的8051结构相比指令执行速度有很大的提高。C8051F060 单片机是完全集成的混合信号片上系统型MC
创龙科技TL64x-EVM是一款基于TI Sitara系列AM64x双核ARM Cortex-A53 + 单/四核Cortex-R5F + 单核Cortex-M4F多核处理器设计的高性能评估板，由核心板和评估底板组成。核心板经过专业的PCB Layout和高低温测试验证，高性能低功耗，稳定可靠，可满足各种工业应用环境。
本文主要介绍基于Vivado的FPGA案例的使用说明，适用开发环境：Windows 7/10 64bit、Xilinx Vivado 2017.4。其中案例包括led_flash案例、key_test案例、ibert_eyescan案例、udp_10g_echo案例、fmc_ad9706_ad9613案例、bram_srio_target案例。
之前介绍过一种远程（无线）更新的方式，详见《起飞！通过无线WIFI下载调试FPGA》，这种方式缺点有两个：一是速度较慢；二是我们的设备中需要增加一个无线设备，增加成本的同时增加了暴露的风险。这两点即无法在调试的时候使用也没办法在实际设备中使用。今天我们再介绍另一种简单方式。
Nick McKeown，斯坦福大学教授、博士生导师，美国国家工程院院士，美国艺术与科学学院、英国皇家工程院院士、开放网络实验室（Open Networking Lab）创始人之一，Clean Slate项目主任，曾获得英国计算机学会Lovelace Medal奖，IEEE Kobayashi计算机与通讯奖，ACM Sigcomm终身成就奖和IEEE Rice通讯理论奖，同时还有ETH荣誉博士学位。一大长串各种在学术界和研究界的头衔，令人目不暇接。
CSI（CMOS sensor parallel interfaces）总线是一种用于连接图像传感器和处理器的并行通信接口，应用于工业自动化、能源电力、智慧医疗等领域，CSI总线接口示意图如下所示（以全志科技T3处理器的CSI0为例）。
对于PPPOE认证上网的过程如下图所示，分为发现阶段和会话阶段，发现阶段分为PADI,PADO,PADR,PADS。
PGL22G(核心板型号，下同)核心板，是紫光同创公司开发的 Logos 系列 FPGA 高 性能核心板，具有高速，高带宽，高容量等特点，适合高速数据通信，视频图像处理， 高速数据采集等方面使用。
SDIO(Secure Digital lnput and Output)，即安全数字输入输出接口。SDIO总线协议是由SD协议演化而来，它主要是对SD协议进行了一些扩展。
两家FPGA的区别本人认为有两方面吧：1.基本逻辑资源；2.内部基本架构。（也可以看成一方面吧）
领取专属 10元无门槛券
手把手带您无忧上云
云服务器
ICP备案
对象存储
腾讯会议
实时音视频
