2回答
我有一些VHDL代码，我正在为一个类写代码。但是，合成工具将cell3、cell2和cell1标识为“死”代码，并且不会对其进行合成。
浏览 8提问于2009-02-18得票数 2
回答已采纳
1回答
好了，我有一个嵌入式内核，它的网卡过去使用LLTEMAC选项工作得很好。我仍然在源代码中看到了带有LL_TEMAC的代码，但是在.config文件的可用选项中看不到了：drivers/net/ethernet/xilinx/xilinx_lltemac/Makefile:10:obj-$(CONFIG_XILINX_LLTEMAC) := xilinx</
浏览 6提问于2012-11-19得票数 0
setting XILINX_EDK=C:\Xlinx\12.3\ISE_DS\EDK当我试图再次启动EDK ()时，error : File fileset.txt could n
浏览 0提问于2013-11-26得票数 1
回答已采纳
我正在尝试编写一个shell脚本，它将为我启动Xilinx程序，但是源代码命令有问题。这是我的脚本xilinxcd /home/sclukey/Xilinx$@
如果我只调用xilinx/opt/Xil
浏览 2提问于2013-08-05得票数 0
回答已采纳
我有一个具有以下目录结构的项目生成文件位于Adder_PL中的位置。我想使用我在QEMU主机和SystemC模型之间从它们的演示中移植的Xilinx SystemC模型。不过，我在建造它的时候遇到了困难。/Cosimulation/Adder_PL/obj/remote-port-tlm-memory-master.o'，所需
浏览 4提问于2017-12-14得票数 0
2回答
如果不使用Xilinx工具链(Vivado/SDK)，就可以编译和运行Zynq 7010 (7010 ()，)的C代码
如果不使用Xilinx工具链(Vivado/SDK)，可以在Zynq，上组装和运行这意味着编写一个不使用任何Xilinx驱动程序库或自动生成init代码的程序(即构造您自己的简单向量表，为各种异常处理程序提供定义，等等)。如果没有，至少可以从SDK中组装和链接ARM程序集代码
浏览 5提问于2017-01-19得票数 3
我试图在Quartus II上合成一个描述RAM块的VHDL代码。但是这个代码是为Xlinx芯片合成的。std_logic_vector(3 downto 0);end RAMB4_S4_S4;
代码中给我带来麻烦的部分是infer register for "DATA[0]" because its behavior does not mat
浏览 1提问于2018-04-15得票数 0
回答已采纳
我需要在Xilinx Simulink中获得信号的绝对值。我对使用Simulink(Xilinx)非常陌生。Xilinx库中有没有像Simulink中那样的abs模块。
谢谢
浏览 5提问于2011-05-07得票数 1
回答已采纳
我正在尝试用提供的Xilinx驱动程序构建axidma基准测试应用程序。SRC_URI = "file
浏览 15提问于2021-02-03得票数 0
回答已采纳
在过去的一年中，我使用Xilinx中的地址空间使用它们的编译器读取了以下代码，并且在编译过程中没有出现错误，并产生了预期的结果：*((unsigned *)(ctl_ptr + C_FIFO_ISR)) = 0xffffff;
一位同事今
浏览 5提问于2015-07-08得票数 2
回答已采纳
1回答
我正在Digilent亚特兰上做我的一个小项目，在生成netlist和比特流并导出到SDK之后，我碰巧得到了一个奇怪的错误，它声明xil_cache.h在任何地方都不存在(即使它在那里)。我需要指出的是，如果我不添加一个中断控制器和一个计时器，它可以工作，但我真的需要他们。
以前有人遇到过这个错误吗？
浏览 4提问于2017-03-02得票数 1
回答已采纳
我正在尝试创建一个完全使用tcl命令的SDK项目。我只剩下一个问题，那就是向软件平台推断标志添加-lm选项。如何使用tcl命令将-lm选项添加到软件平台推断标志？
浏览 7提问于2021-01-25得票数 0
我是zedboard的新手。
我有一个很大的项目，它有几个分层的makefile。我想将项目导入到xilinx SDK中，构建它，生成elf文件，并将其加载到Zedboard Zynq7000 xc7z020clg484。或者，将项目加载到ARM内存中，构建并执行它。
浏览 0提问于2015-04-28得票数 0
我有用于uart (.edn文件)的xilinx宏，但我不知道如何在模拟宏给出未初始化的输出时使用in？那么，如果有人可以帮助我正确地使用宏，那又如何呢？
浏览 0提问于2011-12-28得票数 0
1回答
到目前为止，我使用(C)DMA从RAM中读取内存映射的数据并获得一个轴。
然后，我用VHDL创建了一个新的源文件，以接受一个像魅力一样工作的轴。位于“vivado/data/ip/interfaces/bram_v 1_0”文件夹中，存在一个文件"bram_rtl.xml“。我尝试使用xml文件中使用的端口。特别是带有“必需”标签的端口。使用与AXI BRAM Controller相同的名称也不起作用。
浏览 3提问于2017-10-13得票数 3
回答已采纳
在Xilinx2010的文件夹('C:\PROGRA~2\MICROS~2.0\VC\include\ map ')中，我找到了映射文件，这显然与查找VisualStudio ISE的映射文件不对应。我的快速而丑陋的解决方案是将文件夹名称C:\PROGRA~2\MICROS~2.0\VC\include更改为C:\PROGRA~2\MICROS~2.0\VC\ _include
最后，Xilinx找到相应的映射文件但是，如果我想在其
浏览 3提问于2015-02-12得票数 0
1回答
任何讨论该算法的文献链接都足够了。我正在用xilinx编写一个verilog代码。它使用verilog内置的%运算符。问题是%不能在xilinx中合成。
提前感谢！
浏览 0提问于2012-04-10得票数 0
3回答
IEEE vhdl语言参考手册只定义了一组有限的标准packages.And，它没有定义关于标准类型的功能，如STD_LOGIC.So没有标准的AND2、INV组件/运算符。似乎Altera的MAX+Plus II不支持AND2，INV组件(如果有，请随时纠正我)，但Xilinx Foundation支持。为什么IEEE vhdl标准库不能成为C++世界中类似STL的东西？
谢谢。
浏览 2提问于2010-01-19得票数 2
回答已采纳
我试图模拟一个Xilinx GTXE2收发信机。在GTXE2_CHANNEL.vhd中，我得到了一个错误，在库'ieee‘中找不到'std_logic_arith’。英文)
所以问题1:包含在GHDL中吗？我还尝试从Xilinx的vhdl源文件夹C:\Xilinx\14.7\ISE_DS \ISE\vhdl\src\iee
浏览 2提问于2014-09-14得票数 3
回答已采纳
扫码
添加站长 进交流群
领取专属 10元无门槛券
手把手带您无忧上云
相关资讯
热门标签
云服务器
ICP备案
腾讯会议
云直播
对象存储活动推荐
腾讯云开发者
