VHDL无法推断“”at“”的寄存器，因为它不会在时钟边沿之外保持其值
VHDL是一种硬件描述语言，用于描述数字电路的行为和结构。在VHDL中，"at"关键字用于指定信号的更新条件，通常与时钟边沿相关。在时钟边沿之外，"at"关键字指定的信号不会保持其值，因此无法推断寄存器。
寄存器是一种存储设备，用于存储和保持数据。在数字电路中，寄存器通常用于存储状态或中间结果。在VHDL中，寄存器可以使用"process"语句或"always"语句来描述。这些语句中的敏感列表通常包含时钟信号，以确保寄存器在时钟边沿更新。
然而，如果在VHDL代码中使用了"at"关键字来指定信号的更新条件，并且该条件与时钟边沿无关，那么该信号将无法在时钟边沿之外保持其值。这意味着该信号无法被推断为寄存器。
为了解决这个问题，可以使用其他方法来描述寄存器，例如使用"process"语句或"always"语句，并在敏感列表中包含时钟信号。这样可以确保寄存器在时钟边沿更新，并在时钟边沿之外保持其值。
腾讯云提供了一系列云计算相关的产品和服务，包括云服务器、云数据库、云存储、人工智能等。对于数字电路设计和硬件开发，腾讯云可能没有直接相关的产品。但是，腾讯云提供了一些与云计算和软件开发相关的产品和服务，例如云开发平台、云函数、容器服务等，可以帮助开发者进行软件开发和部署。
以下是一些腾讯云产品和产品介绍链接地址，可能与云计算和软件开发相关：
- 云开发平台（CloudBase）：提供全栈云开发能力，包括前端开发、后端开发、数据库、存储等。链接地址：https://cloud.tencent.com/product/tcb
- 云函数（Cloud Function）：无服务器函数计算服务，可以在云端运行代码逻辑。链接地址：https://cloud.tencent.com/product/scf
- 容器服务（TKE）：提供容器化应用的部署和管理服务，方便开发者进行应用的打包、发布和运行。链接地址：https://cloud.tencent.com/product/tke
请注意，以上产品和链接仅供参考，具体选择和使用需根据实际需求进行评估和决策。
相关·内容
我对vhdl编程不是很在行，我遇到了这个错误： Error (10818): Can't infer register for "Current_Number_32[0]" at Receiver.vhd这段代码不需要在实际的fpga上运行，因为这是一个学校作业，所以我只需要模拟它。这会消除这个错误吗？
浏览 49提问于2021-07-11得票数 0
我是VHDL的初学者。我想做一个将clk除以2的除法器，它的输出是F，F除以2应该是E。当我想编译代码时，它总是显示这个错误: Error (10818)：无法推断clk200Hz.vhd(29)的"E“寄存器，因为它没有将其值保持在时钟边沿之外frequency_divider
浏览 0提问于2013-12-07得票数 1
这肯定是VHDL新手中最常见的问题，但我看不出我做错了什么！这似乎符合我在适当的状态机设计方面看到的所有习惯用法。我是在Altera Quartus 9.2中编译的，这是有价值的。实际的错误是：ENT
浏览 2提问于2011-05-13得票数 4
回答已采纳
我知道这个错误已经发生过好几次了，但是作为初学者，我仍然无法在我自己的代码中看到如何解决这个错误。错误和代码都打印在下面，感谢您的输入。错误(10818)：无法在5bit_PHreg_vhdl.vhd(21)处推断计数寄存器，因为它不将其值保存在时钟边缘之外
“计数”的每一位都会重复错误，并引用代码中注明的行。ARCHITECTURE be
浏览 3提问于2017-05-05得票数 1
回答已采纳
我对在架构中声明的信号何时必须插入到进程的敏感度列表中感到困惑。当我必须在过程敏感度列表中包括一个信号时，我真的很难理解。
浏览 0提问于2012-01-25得票数 23
回答已采纳
我正在编写一个修改过的Gauss消除器的代码，我得到了以下错误：USE ieee.std_logic_1164.all; Gr<=Grt;END PROCESS;
错误(10818)：无法在bloco2.vhd(50)上推断"Grt4“
浏览 1提问于2018-01-23得票数 0
我一直在尝试实现一个异步计数器，仿真结果是正确的，但是我一直从Quartus那里得到这个错误。错误(10818)：无法在encoderCounta(35)处推断“EncoderComputation.vhd”的寄存器，因为它不将其值保存在时钟边缘之外。
任何帮助都将不胜感激！
浏览 1提问于2017-02-20得票数 2
我试图用VHDL编写一个状态机来扫描一个4x4键盘。我希望keyP在开始和重置后设置为0。我也希望Col被设置为"1111“在开始和重置之后。由于我不太精通VHDL编程，所以我确信这只是一个愚蠢的语法错误。我得到的错误是：
错误(10818)：无法推断Lab_7_Keypad.vhd(39)处的"Col“寄存器，因为它不将其值保存在时钟边缘之外
浏览 2提问于2012-05-16得票数 0
3回答
触发器、锁存器基本概念
、、、、
我不能理解触发器的效用，也就是保存状态的意义。如果我们想保存之前的状态，为什么我们不简单地保持输入的原样。通常情况下，为什么不是这样:例如，input=output使用to not gate。或者，在存储器存储中使用触发器，是因为在给出输出后，输入可以置零，并将它们用于其他目的，而仍然保持输出？
浏览 1提问于2012-03-12得票数 1
回答已采纳
这是我问的另一个问题的一个分支。我将更深入地解释我正在尝试做的事情和它不喜欢的事情。这是一个学校项目，不需要遵循标准。错误(10821)：FP.vhd处的HDL错误(75)：无法推断寄存器的"compare“，因为它的行为与任何支持的寄存器模型都不
浏览 0提问于2017-04-17得票数 1
3回答
我为一个有10个输入的加法器写了一些Verilog代码。在模拟之后，我得到了一个额外的时钟延迟的输出。为什么我会得到这个延迟？o=16'b0000; o = z0+z1+z2+z3+z4+z5+z6+z7+z8+z9;endmodule
浏览 4提问于2014-01-22得票数 1
我对VHDL (和一般的数字电路)非常陌生，我正在尝试使用BCD样式块来实现两个数字的计数器。在这个电路的外部将有按钮，当按下按钮时，会将感兴趣的数字提高1(就像闹钟一样)。这是一个异步操作，并将发生在某种形式的编辑模式(外部强制)。我编写的代码在没有"elsif rising_edge(digitUp1)然后“和"elsif rising_edge(digitUp1)”块的情况下工作得很好，但是包含了失败的代码。
浏览 3提问于2013-11-09得票数 4
现在我要做一个边缘触发的。如果你使用控制信号告诉边沿触发的移位器/旋转器向右移位一位，那么如果你不改变控制，输出最终会变成0吗？
我应该使用一个组合移位器/旋转器和一个D寄存器来设计它。为什么需要D寄存器？
浏览 1提问于2011-03-19得票数 0
回答已采纳
我在一个进程中使用3个时钟遇到了一个问题，如果我这样做的话: HC1，HC2可能同时工作，它们比H慢得多，H是工作在16 met的基本时钟。
浏览 2提问于2015-01-28得票数 1
3回答
我是一名软件工程师(JAVA/C++)，而不是电气工程师，所以你可以想象，VHDL让我非常困惑，因为我不知道合成器在幕后试图做什么。它告诉我它不能合成我认为是非常简单的建筑。(ERROR - controller.vhd(63)：语句是不可综合的，因为它在非(时钟边缘)条件下不保持其值。逻辑”可以被ack <= data_request所取代；但是我的vhdl源代码
浏览 0提问于2017-07-29得票数 2
回答已采纳
它应该做的是： _ledOut <= 0;
_ledOut[RowSize-1:0] <= ledIn[RowSize-1:0];
这告诉我，它不能为然而，将这些放在一个always @(negedge clk，pos
浏览 3提问于2011-12-15得票数 2
回答已采纳
1回答
我有以下问题：LIBRARY IEEE;USE ieee.std_logic_unsigned.ALL理想情况下，框图应该如下所示：当在第一个循环中，我发现操作数的值相等时，我的问题就出现了。在这种情况下，进程不激活，因此无法计算A= 1，B= 1，Carry_In = 1的情况。在我的系统中有一个时钟信号，但是
浏览 2提问于2020-11-10得票数 0
回答已采纳
我对VHDL非常陌生，我想得到一些帮助。您看，我们的教练告诉我们编码二进制的除法(首先将二进制转换成整数)，如果除数为零，那么输出误差波形将在仿真中显示。中使用的"check语法“时，没有显示在抄本上的语法错误。但是，当我将此代码导入Quartus II时，我在消息中发现了5个错误，特别是在这个消息中：
错误(10818)：无法在division_in.vhd(45)处推断"err“的寄存器，因为</em
浏览 3提问于2017-08-18得票数 1
回答已采纳
我试图更好地理解合成是如何为这样一个过程工作的，在这个过程中，没有指定其他条件。
我认为这不是编写代码的方法，因为我没有考虑其他选项，但我的问题是如何解释这段代码？我认为在这个例子中，两个多路复用器将在一个链中连接在一起，在D寄存器的末尾是out的注册值。我猜想，当sel0 '0‘和sel1 '0’时，qout的值是多少？当每个复用器的选择器为“0”时，它会发生什么情况？网络是否
浏览 5提问于2014-11-05得票数 5
回答已采纳
3回答
我想锁存一个信号，但是当我尝试这样做时，我得到了一个周期的延迟，我如何避免这种情况？我想要实现的就是在wclk的上升沿采样we，并使其保持稳定，直到下一个上升沿。然后，我将锁存的信号分配给架构中定义的另一个实体端口映射。这在我看来是相当不直观的。通过简单地缩短我对要锁存的信号进行采样的时间，我从一个锁存器转到另一个触发器。有没有人能解释为什么会这样，以及我的看法哪里错了。(我是vhdl初学者)
浏览 0提问于2012-09-29得票数 1
回答已采纳
扫码
添加站长 进交流群
领取专属 10元无门槛券
手把手带您无忧上云
相关资讯
热门标签
云服务器
ICP备案
对象存储
腾讯会议
实时音视频活动推荐
腾讯云开发者
