开发者社区

文档建议反馈控制台

最新优惠活动

文章/答案/技术大牛

发布

VHDL无法推断“”at“”的寄存器，因为它不会在时钟边沿之外保持其值

VHDL是一种硬件描述语言，用于描述数字电路的行为和结构。在VHDL中，"at"关键字用于指定信号的更新条件，通常与时钟边沿相关。在时钟边沿之外，"at"关键字指定的信号不会保持其值，因此无法推断寄存器。

寄存器是一种存储设备，用于存储和保持数据。在数字电路中，寄存器通常用于存储状态或中间结果。在VHDL中，寄存器可以使用"process"语句或"always"语句来描述。这些语句中的敏感列表通常包含时钟信号，以确保寄存器在时钟边沿更新。

然而，如果在VHDL代码中使用了"at"关键字来指定信号的更新条件，并且该条件与时钟边沿无关，那么该信号将无法在时钟边沿之外保持其值。这意味着该信号无法被推断为寄存器。

为了解决这个问题，可以使用其他方法来描述寄存器，例如使用"process"语句或"always"语句，并在敏感列表中包含时钟信号。这样可以确保寄存器在时钟边沿更新，并在时钟边沿之外保持其值。

腾讯云提供了一系列云计算相关的产品和服务，包括云服务器、云数据库、云存储、人工智能等。对于数字电路设计和硬件开发，腾讯云可能没有直接相关的产品。但是，腾讯云提供了一些与云计算和软件开发相关的产品和服务，例如云开发平台、云函数、容器服务等，可以帮助开发者进行软件开发和部署。

以下是一些腾讯云产品和产品介绍链接地址，可能与云计算和软件开发相关：

云开发平台（CloudBase）：提供全栈云开发能力，包括前端开发、后端开发、数据库、存储等。链接地址：https://cloud.tencent.com/product/tcb
云函数（Cloud Function）：无服务器函数计算服务，可以在云端运行代码逻辑。链接地址：https://cloud.tencent.com/product/scf
容器服务（TKE）：提供容器化应用的部署和管理服务，方便开发者进行应用的打包、发布和运行。链接地址：https://cloud.tencent.com/product/tke

请注意，以上产品和链接仅供参考，具体选择和使用需根据实际需求进行评估和决策。

页面内容是否对你有帮助？

有帮助

没帮助

相关·内容

fpga复位的几种方法

图 2 SRVAL 和 INIT 属性定义触发器复位和初始化：这里用 VHDL 代码来推断异步 (a) 和同步 (b) 复位在同步复位的情况下，综合工具推断出的触发器，其 SR 端口被配置为置位或复位端口...因此，FPGA 配置具有与全局复位一样的效果，因为它能将 FPGA中的每一个存储元件的初始状态都设置为已知状态。 ? 可以从 RTL 代码中推断触发器初始化值。...底层 VHDL 信号或者 Verilog 寄存器的初始化值会成为推断出的触发器的 INIT 值，这个值会在配置的过程中被加载到触发器中。 ? 使用寄存器还可以在配置过程中初始化 block RAM。...例如，如果一段 RTL 代码描述的是一个 32 位移位寄存器，而且对移位寄存器的 32 个阶进行显式复位，那么综合工具将无法将这段 RTL 代码直接映射到 SRL32E上，因为它无法满足该资源的编码复位要求...这样就可以把得到的 LUT/触发器对与其它不使用其 SR端口的触发器打包。这样做的结果是LUT 使用率虽然会上升，但 Slice 的使用率可以得到改善。 ?

1.9K1 0

触发器全知道

时钟设备是专门为同步系统设计的；此类设备会忽略其输入，除非在专用时钟信号（称为时钟、脉冲或选通）的转换中。时钟使触发器根据转换时输入信号的值改变或保持其输出信号。...以下是其他可能的 S 和 R 配置的真值表： 4 位串行输入并行输出 (SIPO) 移位寄存器 这些触发器非常有用，因为它们构成了移位寄存器的基础，而移位寄存器是许多电子设备的重要组成部分。...之所以称为主从锁存器，是因为主锁存器控制从锁存器的输出值 Q 并在从锁存器启用时强制从锁存器保持其值，因为从锁存器总是从主锁存器复制其新值并更改其值仅响应主锁存器和时钟信号值的变化。...虽然主从 D 元件在时钟边沿触发，但其组件均由时钟电平触发。所谓的“边沿触发 D 触发器”，尽管它不是真正的触发器，但它不具有主从属性。边沿触发的 D 触发器通常在使用动态逻辑的集成高速操作中实现。...当级联共享相同时钟的触发器时（如在移位寄存器中），重要的是要确保前一个触发器的 t_CO长于后一个触发器的保持时间 (t_h )，因此，出现在后续触发器输入端的数据会在时钟的有效沿之后正确“移入”。

1.8K2 0

FPGAASIC笔试面试题集锦（1）知识点高频复现练习题

可以说，只要你描述的是一个时序逻辑，你就已经有意或无意的使用了时序采样法来消除险象。时序采样法几乎是万能的，因为对于任何一个组合逻辑来说，其输入与输出之间总存在一个最大延迟的路径。...并且由于每次组合逻辑的输入改变后都会在接下来至少T时刻以上的时间保持不变，因此也能保证输出具有足够的时间达到稳定。由此可见，时序采样法的最大优点就是根本不关心组合逻辑的内容，因此适用面非常广。...建立时间Tsu（setup）：触发器在时钟上升沿到来之前，其数据输入端的数据必须保持不变的最小时间。保持时间Th（hold）：触发器在时钟上升沿到来之后，其数据输入端的数据必须保持不变的最小时间。...（例如输入信号在时钟有效沿的建立时间和保持时间之间改变了，导致不满足触发器的建立时间或保持时间，导致输出有一段时间的不稳定态，就是亚稳态。）消除：两级或多级寄存器同步。...您最终会在时钟信号中出现毛刺。为避免这种情况，使用了一种特殊的时钟门控单元，它使EN与时钟边沿同步。这些叫集成时钟门控单元或ICG。

2.1K3 1

VHDL快速语法入门

虽然VHDL的语法可能对初学者来说有一定的复杂性，但一旦熟悉了其基本特性和语法，将会成为非常有用的工具。...中，时序逻辑指的是描述在特定时钟信号的边沿或状态变化下发生的操作。...这种时序逻辑的描述允许你根据特定时钟信号的变化来控制设计的行为。时序逻辑在数字电路设计中非常重要，因为它能够确保设计在特定时钟信号的控制和同步下正确运行。...通常，组合逻辑描述了在给定输入条件下的输出行为，而且输出立即对输入进行响应，不依赖于时钟的边沿。...这是一个典型的组合逻辑，因为输出 y 的值是仅仅依赖于当前输入信号的状态而计算出来的，不涉及时钟或者时序控制。

3151 0

FPGA零基础学习：在FPGA中，同步信号、异步信号和亚稳态的理解

而对于信号D5来说，我们认为它是clk1时钟域的信号，那么对于clk2时钟域来说，就是异步信号，因为它不与clk2的驱动沿对齐。...寄存器有一种特性，在clk的有效边沿时，采样数据D，输出到Q，此过程如果想要稳定进行，那么要求，数据D在clk有效边沿之前一段时间保持稳定（建立时间），在clk有效边沿之后一段时间保持稳定（保持时间），...如果任何一个不满足，就会导致此过程失败，结果就是clk的有效边沿过去后，Q的值可能就不会出现预想值。...例：用寄存器采样外部按键的输入，那么此时外部按键的信号对于寄存器来说就是异步信号，因为外部信号是随时都有可能有效，所以无论怎么调整，都不一定能够保证信号满足寄存器的建立保持时间。...例如：千兆以太网的GMII接口，采用125M接口，1080P的HDMI接口采用148.5MHz的接口。既然无法避免，那就勇敢面对。当信号不满足建立和保持时间时，寄存器会输出什么值呢？

8971 0

在FPGA中，同步信号、异步信号和亚稳态的理解

而对于信号D5来说，我们认为它是clk1时钟域的信号，那么对于clk2时钟域来说，就是异步信号，因为它不与clk2的驱动沿对齐。...寄存器有一种特性，在clk的有效边沿时，采样数据D，输出到Q，此过程如果想要稳定进行，那么要求，数据D在clk有效边沿之前一段时间保持稳定（建立时间），在clk有效边沿之后一段时间保持稳定（保持时间），...如果任何一个不满足，就会导致此过程失败，结果就是clk的有效边沿过去后，Q的值可能就不会出现预想值。...例：用寄存器采样外部按键的输入，那么此时外部按键的信号对于寄存器来说就是异步信号，因为外部信号是随时都有可能有效，所以无论怎么调整，都不一定能够保证信号满足寄存器的建立保持时间。...例如：千兆以太网的GMII接口，采用125M接口，1080P的HDMI接口采用148.5MHz的接口。既然无法避免，那就勇敢面对。当信号不满足建立和保持时间时，寄存器会输出什么值呢？ ?

9062 0

数字硬件建模SystemVerilog-时序逻辑建模（1）RTL时序逻辑的综合要求

对于D触发器，时钟输入的特定边沿将改变触发器的存储，但D输入值的变化并不直接改变存储。相反，特定的时钟沿会使触发器的内部存储更新为时钟沿的D输入值。...本系列文章主要研究： RTL时序逻辑的综合要求 always_ff 时序逻辑建模时序逻辑时钟到Q的传播和建立/保持时间使用非阻塞赋值来模拟时钟到Q的传播效应同步和异步复位多个时钟和时钟域交叉（...时序逻辑触发器和寄存器的RTL模型是用一个带有灵敏度列表的always或always_ff过程建模的，该过程使用时钟边沿来触发过程的评估。...一个RTL触发器的例子是：一般来说，RTL模型被写成在时钟输入的正边沿触发触发器。所有的ASIC和FPGA器件都支持在时钟的上升沿（正边沿）触发的触发器。...然而，综合编译器还要求满足以下额外的代码限制，以便推断出一个触发器。程序灵敏度列表必须指定时钟的哪个边沿触发更新触发器的状态（posedge或negedge）。

6803 0

FPGA必出笔试题

（否则，R1不能正确采样到其反馈值）所以答案分别是： 1）1+5*1+2+1=9 2）1+5*1+2+1- T_skew = 8 3）1+5*1+2+1-T_skew = 5，但因为T>=7，所以Tmin...- (T_skew的绝对值)必须大于或等于R1到R2的最大延时9，即(T_skew的绝对值)<=t-9 综合一下，就是(9-T) ≤ T_skew < 6 系统时钟周期 Tclk>=Tco+T logic...所以负偏时9－T≤ Tskew<=0 将两种请况综合就是9－T≤ Tskew 9 时钟周期为T,触发器D1的寄存器到输出时间最大为T1max，最小为T1min。...动态时序模拟就是通常的仿真，因为不可能产生完备的测试向量，覆盖门级网表中的每一条路径。因此在动态时序分析中，无法暴露一些路径上可能存在的时序问题； 11 用一个二选一mux和一个inv实现异或。...latch是电平触发，register是边沿触发，register在同一时钟边沿触发下动作，符合同步电路的设计思想，而latch则属于异步电路设计，往往会导致时序分析困难，不适当的应用latch则会大量浪费芯片资源

2481 0

FPGA时序约束理论篇之时序路径与时序模型

为两级寄存器之间的布线延迟；Tsetup为收端寄存器建立时间；Tskew为两级寄存器的时钟歪斜，其值等于时钟同边沿到达两个寄存器时钟端口的时间差；Tclk为系统所能达到的最小时钟周期。 ...而时钟延迟了Tskew的时间，因此有：（公式2） Tdata\_path + Tsetup <= Tskew + Tclk 对于同步设计Tskew可忽略(认为其值为0)，因为FPGA中的时钟树会尽量保证到每个寄存器的延迟相同...保持时间约束的是同一个时钟边沿，而不是对下一个时钟边沿的约束。 ? ...reg2在边沿2时刻刚刚捕获reg1在边沿1时刻发出的数据，若reg1在边沿2时刻发出的数据过快到达reg2，则会冲掉前面的数据。因此保持时间约束的是同一个边沿。 ?...的面试和笔试中经常问到的问题，因为这种问题能反映出应聘者对时序的理解。

1.2K4 0

FPGA开发中全局复位置位(GSR)简介

为了使触发器进行有效的复位，在有效的时钟边沿到来之前，复位信号应该被保持至少一个建立时间（时钟信号的简历时间）。可以看出，时钟信号的频率越高，用来分配复位信号的可用时间就越少。...此外，如果所有的触发器无法在同一个时钟信号的有效边沿被释放，，则一个已经编码的状态机可能会调变进入未知状态，包括非法状态，造成电路无法正确工作。...例如，在数字信号处理应用中，有限脉冲响应滤波器(FIR)就不存在反馈通路：只有在有效数据填满所有节拍时，滤波器才会输出采样值，否则不输出任何数据；所以对节拍寄存器进行复位是毫无意义的。...在某种意义上讲，这是一个上电之后的“终极的”全局复位操作，因为它不仅仅是对所有的触发器进行了复位操作，还初始化了所有的RAM单元。...几乎在这同时，链中的最后一个触发器驱动局部复位网络并向其发送一个有效复位信号。随着全局复位/置位信号或异步复位信号的释放，整个移位寄存器链开始在每个时钟周期被填充为0。

1.1K3 0

笔试 | 【旧文重发】异步复位同步释放、异步复位和同步复位区别【FPGA探索者】

在一个设计中，虽然启动序列可以与“用户时钟”同步，但不能保证它不能与所有时钟都同步。FPGA器件有多个DLL/DCM/PLL模块，每个模块都能够产生多个不同频率和相位的时钟。...随着时钟频率的提高和与大型器件潜在的分布倾斜，几乎不可避免的是，无法保证所有的触发器的复位都能在同一个时钟边沿被释放(图3)。 Does It Really Matter?...在数字信号处理应用中，有限脉冲响应滤波器(FIR)是没有反馈的。在有效数据填充了所有的抽头之前，输出样本实际上没有有效的值，所以复位抽头寄存器没有任何效果。然而，无限脉冲响应滤波器(IIR)包含反馈。...如果因为不干净的复位释放而产生了一些不符合预期的输出，该输出结果又会返回到输入，那么会在很长一段时间内无法获取真实的输出结果（反馈环路互相影响了）。在最坏的情况下，由于不稳定，滤波器可能会完全失效。...这是master reset复位的结果，因为它涉及的远不止简单的触发器。上电配置与全局复位具有相同的寄存器复位效果，但除此之外，上电的配置还初始化了所有RAM单元。

1.2K2 0

【Vivado约束学习】时钟约束

【Vivado约束学习】时钟约束 1 时钟介绍在数字设计中，时钟代表从寄存器（register）到寄存器可靠传输数据的时间基准。...3，周期以纳秒（ns）为单位,时钟对应于波形重复的时间。 4，波形是时钟周期内上升边沿和下降边沿绝对时间的列表，以纳秒（ns）为单位。列表必须包含偶数的值。第一个值总是相对应的。到第一个上升的边沿。...寄存器REGA将其除以2，驱动其他寄存器时钟引脚。相应的生成时钟称为clkdiv2。...它们的时钟上升沿不会在1000个周期内重新对齐。定时引擎在两个时钟之间的时序路径上使用0.01 ns的建立路径要求。...输入抖动是绝对值，表示时钟边沿每一侧的变化。使用set_input_jitter命令分别指定每个主时钟的输入抖动。您不能直接在生成的时钟上指定输入抖动。

4.4K1 0

不得不读的 FPGA 设计白皮书——Xilinx FPGA 复位策略白皮书翻译（WP272）【FPGA探索者】

在一个设计中，虽然启动序列可以与“用户时钟”同步，但不能保证它不能与所有时钟都同步。FPGA器件有多个DLL/DCM/PLL模块，每个模块都能够产生多个不同频率和相位的时钟。...随着时钟频率的提高和与大型器件潜在的分布倾斜，几乎不可避免的是，无法保证所有的触发器的复位都能在同一个时钟边沿被释放(图3)。 ? Does It Really Matter?...在数字信号处理应用中，有限脉冲响应滤波器(FIR)是没有反馈的。在有效数据填充了所有的抽头之前，输出样本实际上没有有效的值，所以复位抽头寄存器没有任何效果。然而，无限脉冲响应滤波器(IIR)包含反馈。...如果因为不干净的复位释放而产生了一些不符合预期的输出，该输出结果又会返回到输入，那么会在很长一段时间内无法获取真实的输出结果（反馈环路互相影响了）。在最坏的情况下，由于不稳定，滤波器可能会完全失效。...这是master reset复位的结果，因为它涉及的远不止简单的触发器。 ? 上电配置与全局复位具有相同的寄存器复位效果，但除此之外，上电的配置还初始化了所有RAM单元。

1K3 0

Verilog HDL 语法学习笔记

Verilog HDL 之所以成为和 VHDL 并驾齐驱的硬件描述语言，是因为它具有如下特点： • 基本逻辑门和开关级基本结构模型都内置在语言中； • 可采用多种方式对设计建模，这些方式包括行为描述方式...reg 寄存器或时间寄存器中的值被解释为无符号数，实数和实数时间类型寄存器中的值被解释为有符号浮点数。...OnDelay; initial begin //等待，直到在时钟上发生正边沿： @ (posedge ClockA) ; RiseEdge = $time...; //等待，直到在时钟上发生负边沿： @ (negedge ClockA) ; OnDelay = $time - RiseEdge; $display...：时钟首先初始化为 0，并一直保持到第 5 个时间单位；此后每隔10 个时间单位，时钟反相一次。

2.1K4 1

时序分析笔记系列（一）、建立与保持时间etc.

时序分析的核心就是分析寄存器与寄存器之间时钟与数据的相位关系！...在时钟上升沿到来之前，D的值都必须在一段时间内保持稳定，否则D触发器无法工作，即第二级寄存器的时钟上升沿的位置和数据起始沿的位置之间的延时叫做建立时间。 ?...此外，保持时间约束的是同一个时钟边沿，而不是对下一个时钟边沿进行约束。 ? 在时钟沿到达之前，数据要保持Thold的时间，最长保持多久呢？...其表现形式是多样的，既包含时钟驱动器的多个输出之间的差异，也包含PCB走线误差造成的接收端和驱动端时钟信号之间的偏移。 ?...九、时钟抖动clock Jitter 所谓抖动Jitter指的是两个时钟周期之间存在的差值，这个误差是在时钟发生器内部发生的，和晶振或者PLL内部电路相关，布线对其没有影响，如下图所示： ?

2.5K2 0

建立和保持时间及时序简单理解

在时钟上升沿出现之前，D的值都必须在一段指定的时间内保持稳定，否则D触发器无法正常工作。在吋钟上升沿之前D需要保持稳定的最短时间称为建立时间。...如果在建立时间内D的值发生了变化，那么将无法确定Q的电平，其可能为一个不确定的电平值。下图中，在点a处，在建立时间窗口之前D发生改变，Q迅速变为1(点b)。...保持时间在时钟的上升沿之后的一段时间内，D的输入值也不允许改变，否则也会造成Q输出得不稳定，这个窗口被称为保持时间。建立时间和保持时间在上图中表示为s和h。...图5.36中，CLKT2与CLKT1之间存在偏移，使得在目的寄存器输入端出现了不能满足保持时间的情况，目的寄存器的输出出现了亚稳态。...事件检测或边沿检测在FPGA设计中会经常遇到。当信号发生变化时，我们常常需要检测这种变化，以此触发相应的电路操作。如果输入信号来自同一个时钟域，我们不需要对其进行同步化处理。

1.6K1 0

边沿检测（上升沿检测、下降沿检测、双边沿检测|verilog代码|Testbench|RTL电路图|仿真结果）

快速导航链接如下：一、边沿检测原理数字IC边沿检测是指检测数字信号中从高电平到低电平或从低电平到高电平变化的过程，也就是信号的边缘。...边沿检测在许多数字电路和通信系统中都很重要，因为它可以用来同步信号和数据，提取数据时序和时钟信号，并且能够处理数字信号的快速变化。如何实现边沿检测呢？最直接简单的方法是对信号进行打拍。...三、改进——增强稳定性要实现边沿检测，最直接的想法是用两级寄存器，第二级寄存器锁存住某个时钟上升沿到来时的输入电平，第一级寄存器锁存住下一个时钟沿到来时的输入电平，如果这两个寄存器锁存住的电平信号不同...例如，信号的变化刚好发生在clk时钟信号的建立时间和保持时间之内，那么第一级寄存器的输出就会进入亚稳态，从而使得整个电路的输出进入亚稳态，进而影响下一级电路的正常工作，甚至导致整个系统崩溃！...四、总结边沿检测的核心思想是“打拍子+逻辑运算”，核心为以下几点：打拍子：通过寄存器寄存延迟一拍输出，因为寄存器的特性，当信号发生改变时，下一级寄存器输出不会立刻改变而会在下一个时钟周期改变。

5.2K5 1

触发器与锁存器

在实际的数字系统中往往包含大量的存储单元，而且经常要求他们同一时刻动作，为达到这个目的，在每个存储单元电路上引入一个时钟脉冲(CLK)作为控制信号，只有当Clk到来时电路才会被“触发”而进行动作（保持|...转化），把这种在时钟信号触发时才动作的存储单元电路称为触发器。...锁存器也称为透明锁存器，指的是不锁存时输出对于输入来说是透明的。锁存器如何产生的？组合逻辑中有保持电路。...三、锁存器与寄存器的比较相对寄存器来说，锁存器的面积更小(无时钟信号控制),为电平敏感(敏感信号为1时变化，为0时锁存)控制，触发器是边沿敏感的，在脉冲信号的边沿发生变化，在其他情况下保持。...在IC设计中通常使用寄存器而不是锁存器，主要是从时序约束的角度出发，在使用锁存器时，由于其电平敏感，如果在不同步于时钟发生变化的话，无法对延迟进行估计，不利于时序分析。

1.3K6 0

FPGA逻辑设计回顾（4）亚稳态与单比特脉冲信号的CDC处理问题

，当然时序也不会成功），设置为false path或者时钟组之后，工具默认不对其进行时序分析（因为设计中已经解决了跨时钟域的问题，这也就是为什么输跨时钟域问题是设计解决的，而不是约束解决的）。...对于这个时钟边沿，DFF2的时序要求将得到满足，因为En_Out的变化没有超过clk2的一个周期。在这种情况下，我们对En_Out的采样比它实际转换的时间晚了一个时钟周期。...最后，我们对亚稳态进行总结：在任何设计中使用的每个触发器(FF)都有一个指定的设置和保持时间，或者说在采样时钟边沿之前和之后，数据输入在规则上不允许改变的时间。...同样，当违反寄存器保持时间时，即En_Out在寄存器保持时间定义的活动时钟边沿后的时间窗口内发生变化时，寄存器的输出值将无法预测。亚稳态是指触发器无法在特定时间内达到已知状态。...同步异常可见，两个源时钟域的脉冲距离太近，导致目的寄存器无法完全同步；如果距离足够远，就可以完美同步： ? 同步正常尽管如此，这种方式也不失为一种很好的脉冲同步方式，因为大部分场景都是适用的。

9481 1

FPGA中的亚稳态

）不满足，就可能产生亚稳态，此时触发器输出端Q在有效时钟沿之后比较长的一段时间处于不确定的状态，在这段时间里Q端在0和1之间处于振荡状态，而不是等于数据输入端D的值。...它们发生的原因如下：（1）在跨时钟域信号传输时，由于源寄存器时钟和目的寄存器时钟相移未知，所以源寄存器数据发出数据，数据可能在任何时间到达异步时钟域的目的寄存器，所以无法保证满足目的寄存器Tsu和Th...的要求；（2）在异步信号采集中，由于异步信号可以在任意时间点到达目的寄存器，所以也无法保证满足目的寄存器Tsu和Th的要求；当数据在目的寄存器Tsu-Th时间窗口发生变化，也即当数据的建立时间或者保持时间不满足时...概率 = （建立时间 + 保持时间）/ 采集时钟周期（公式3-1）由公式3-1可以看出，随着clk频率的增加，亚稳态发生的几率是增加的。...因此，在进行异步信号跨频提取边沿时候，一般采用多进行一级寄存器消除亚稳态，可能在系统稳定性要求高的情况下，采用更多级寄存器来消除亚稳态，如程序清单 4.2所示，即为采用4级寄存器消除亚稳态，相应的边沿信号产生的时间就晚了两个时钟周期

1.2K1 0

点击加载更多

扫码

添加站长进交流群

领取专属 10元无门槛券

手把手带您无忧上云

扫码加入开发者社群

相关资讯

热门标签

活动推荐

运营活动

活动名称

广告关闭