腾讯云
开发者社区
文档
建议反馈
控制台
登录/注册
首页
学习
活动
专区
工具
TVP
最新优惠活动
文章/答案/技术大牛
搜索
搜索
关闭
发布
精选内容/技术社群/优惠产品,
尽在小程序
立即前往
文章
问答
(9999+)
视频
沙龙
1
回答
Intel Xeon Phi能否直接从其他PCI设备获取数据?
、
Intel Xeon Phi能否
配置
为直接从
FPGA
板接收数据、处理数据并将结果发送到
主机
内存?我有很大的输入数据流,不想有冗余的传输(
FPGA
board ->Host Memory->MIC->Host Memory)。我想要更优雅的方案(
FPGA
板-> MIC->Host Memory),可以吗?
浏览 1
提问于2015-02-05
得票数 1
1
回答
从
主机
程序动态
配置
FPGA
、
、
、
我想知道是否有人知道从
主机
C程序(不是在SoC上,而是从
主机
PC)为Xilinx Zynq-7系列或相关设备编程
FPGA
(PL)的有效方法。我可以在我的程序中使用/包含Xilinx API吗?基本上,我想把SDK的"Program
FPGA
“功能放在我的
主机
C程序中,用户选择一个预先构建的.bit文件(如果可能的话,还有.elf文件)来对
FPGA
/(SoC)进行编程。这只是一个概念测试,稍后我将把这个动态
配置
放到ARM的一个CPU上。 非常
浏览 1
提问于2014-04-20
得票数 0
1
回答
用
FPGA
将信号从RX转发到TX
、
、
、
这是一个LabVIEW (软件)
FPGA
(硬件)问题,所以我不知道我应该在这里张贴还是在电子堆栈交换。 我有一个USRP-2953 R,我想实现一个非常简单的项目。我希望读取来自RF0/RX1的信号,并使用
FPGA
将其输出到RF1/TX1 (不向
主机
转发任何内容)。信号中心为5.9GHz,带宽为10 The。那可行吗?我的方法应该是什么?
浏览 4
提问于2014-11-05
得票数 2
回答已采纳
2
回答
如何连接nexys2现场可编程门阵列和摄像头?驱动程序问题
、
为此,我使用了Nexys2
FPGA
板。Nexys2有一个usb接口,摄像头也是一个usb摄像头。但是我没有verilog中的驱动程序,它可以让nexys2和摄像头相互通信。
浏览 1
提问于2013-07-12
得票数 1
1
回答
将多个usb外设连接到
FPGA
、
、
、
我想把USB外设连接到
FPGA
上。基本上,
FPGA
应该像USB
主机
一样工作。是否有支持USB集线器的
FPGA
板,以便一次可以连接多个(最多4个) USB外设。我已经找到了Cypress
主机
控制器,但我不确定如何在
FPGA
中使用它。
浏览 5
提问于2013-06-06
得票数 0
回答已采纳
2
回答
自定义以太网驱动问题
、
、
这是一个连接自定义的
FPGA
开发board.In,这个
FPGA
有一个以太网网卡IP的实现和执行。有许多应用程序运行在
主机
linux上,并将数据发送给基于
FPGA
的以太网n/w卡,后者接受它,进行必要的处理,并发送到
FPGA
上实现的物理层,然后通过以太网将其发送到网络上的其他节点/设备。这一设置工作良好,即使多个应用程序从
主机
-pc发送数据到
FPGA
网卡。作为其中一个应用程序,我使用一个基于Linux的VLC播放器(它是一个多媒体播放器)来播放来自Li
浏览 7
提问于2009-12-17
得票数 1
回答已采纳
1
回答
使用VIVADO HLS进行联合仿真
、
、
、
Xilinx系统生成器可用于原始MATLAB参考模型和实际HW板之间的联合仿真。在VIVADO HLS中,我们可以按照类似的步骤在原始C++参考模型(在HDL语言的数据类型和算法优化之前)和实际的HW板之间进行协同仿真吗?
浏览 82
提问于2020-06-11
得票数 1
回答已采纳
1
回答
我怎么知道亚特兰斯巴达-6的
fpga
_0_RS232_RX_pin?
、
我想
配置
RS232的ATLYS斯巴达6 XC6SLX45,我想
配置
引脚
fpga
__RS232_RX_pin板上,但我不知道如何
配置
合适的引脚为it.How,我可以这样做吗?system.ucf:Net
fpga
_0_RS232_RX_pin LOC=;Net
fpga
_0_clk_1_sys_clk_pin LOC = "L15" | IOSTAN
浏览 3
提问于2015-04-23
得票数 0
回答已采纳
1
回答
OpenVINO工具包是如何对
FPGA
进行编程的?
、
、
、
、
我只是个
FPGA
和硬件编程的初学者。我只用quartus和DE10标准的现场可编程门阵列构建了NIOS,并尝试了一些东西(我再也无法访问了)。因此,我所知道的就是创建一个位流或网表来对
FPGA
进行编程,这可以在设计完成后通过quartus的编程器功能来完成。我这里的问题是,当代码是用python编写的,并且可能使用几个库时,OpenVINO如何设法对
FPGA
进行编程。我已经订购了OpenVINO入门平台..但我需要知道这是怎么回事。
浏览 44
提问于2020-04-26
得票数 0
2
回答
ARP的程序化使用
、
、
、
、
我需要一些可在Linux下编译的C或C++代码,以便能够获取任意数量的远程
主机
的IP地址列表,并为每个
主机
获取以太网MAC地址。这些
主机
可能位于同一子网中,也可能位于路由器后面的不同子网中。如果部分或全部远程
主机
的MAC地址是路由器上接口的地址,则可以。最终,我希望将IP地址和MAC地址交给
FPGA
,
FPGA
将使用这些信息格式化UDP/IP数据包,并通过以太网将其发送到
主机
。显然,
FPGA
还将获得其自己的MAC地址和IP地址,以填充数据包中的
浏览 2
提问于2010-03-16
得票数 1
4
回答
FPGA
是如何“更新”的
我的印象似乎是,
FPGA
可以在芯片运行时进行更新;我需要知道这是否正确。 根据我所读到的内容,您可以按需更改
FPGA
网表,就像您可以更改在处理器上运行的程序一样。是的,我知道
FPGA
不是处理器。
浏览 3
提问于2010-12-08
得票数 3
回答已采纳
1
回答
网络模式下的多用户E310s
、
我在
主机
和E310s上运行相同版本的UHD (UHD_003.008.004-0-未知),但是当我在E310s上运行usrp_e3x0_network_mode时,它挂在行上。
浏览 2
提问于2016-09-28
得票数 0
回答已采纳
1
回答
如何在中断中获得相应的MSI消息?
、
、
、
我们在PCIe卡上使用
FPGA
。我能够保留适当的资源和MSI中断正确触发。我的问题是区分中断源:我的Linux驱动程序只接收来自
FPGA
的不同中断源的单个MSI中断。因此,
FPGA
人员正在通过总线发送MSI消息中编码的原因。 如果1是不可能的,切换到MSI会解决这个问题,这样我就可以直接得到信息了吗?(我知道MSI是首选的解决方案,但
FPG
浏览 6
提问于2013-05-14
得票数 1
1
回答
如何将此代码作为Nios硬件运行?
、
、
、
、
我有一个Nios 2项目,应该能够作为硬件运行在我的
FPGA
上,但如何?它可以用Quartus II程序员中的一个系统加载
FPGA
:更新 可以在DE2板上运行操作系统,但是程序会执行得很快。
浏览 4
提问于2013-08-01
得票数 2
回答已采纳
1
回答
FPGA
设备中PCI Express“
主机
”解决方案
、
、
、
我以实习生的身份参与了一个项目,目标是在Intel Arria
FPGA
10上开发PCI Express“
主机
”解决方案。该项目的目的是获得一个能够通过PCI Express总线与其他设备进行数据交换的“
主机
”"rootport“架构。首先,重点研究了采用
FPGA
的硬件PCI Express硬件IP和嵌入式硬件处理器系统的可能性。PCI Express系统用于总线上的通信,以及用于初始化和管理的硬件处理器块。 这个想法看起来可行吗?
FPGA
上的PCI Express (内存芯片、DMA、MSI
浏览 19
提问于2018-02-23
得票数 0
1
回答
从
FPGA
到PC的以太网连接
、
我使用的是一个VC707
FPGA
板,其中包括一个Virtex 7系列Xilinx。我希望使用以太网连接将包含在DDR3内存中的数据传输到PC。我在找一个教程来做这件事?我对数据传输的速度没有要求。
浏览 0
提问于2018-05-07
得票数 1
2
回答
如何在
FPGA
中永久存储数据和程序?
、
、
、
、
据我所知,一旦
FPGA
断电,你必须对其重新编程。但我正在尝试使用verilog实现一个基于
FPGA
的安全系统。在这种情况下,我希望系统的密码是永久存储的,即即使断电,密码也不应该被擦除。
浏览 8
提问于2016-03-19
得票数 3
3
回答
可分布式
fpga
设计
、
、
我是
fpga
编程的新手,我想知道如何让我的
fpga
设计具有可分布性。这是我脑海中的场景。我有一个计算机网络,每个计算机都部署了一个基于
fpga
的外围设备。我想定期更新外围设备上的
fpga
设计。我有一个
fpga
的小型开发工具包,它附带了一个加载示例设计文件的可执行文件(它是Altera
fpga
FYI)。有人知道我是如何创建这样一个可执行文件的吗?我正在使用Xilinx ISE进行
fpga
开发。
主机
运行的是debian linux。 谢谢你所有的建议!
浏览 4
提问于2014-11-27
得票数 1
1
回答
在Linux中检测从PCIe端点到
主机
内存的事务
、
、
、
我正在构建一个
FPGA
设计,其中一些设备(中央处理器,通用异步收发器,通用输入输出控制器)连接到AXI4总线。AXI4总线通过Xilinx的"AXI Memory AXI to PCI Express (PCIe) Gen2 v2.6 LogiCORE IP“连接到
主机
,它充当了一个桥接器。子系统通过PCIe与Linux驱动程序驻留在
FPGA
接口上。该驱动程序创建设备文件以提供到在
主机
上运行的计算机系统模拟器的接口,即所谓的虚拟平台(VP)。部分系统组件将在VP中模拟,而其余组件将在
FPGA
上实
浏览 13
提问于2018-06-08
得票数 2
1
回答
OpenCL是否支持
主机
和设备之间的直接内存访问?
、
、
、
如果我从
主机
端调用clEnqueueWriteBuffer或clEnqueueReadBuffer,是否会有从
主机
到设备和设备到
主机
的DMA传输?这些设备将是NVIDIA GPU和XILINX
FPGA
。
浏览 62
提问于2021-05-18
得票数 0
点击加载更多
扫码
添加站长 进交流群
领取专属
10元无门槛券
手把手带您无忧上云
相关
资讯
配置主机支持库
FPGA配置及68013的数据接口
Ansible 服务器主机配置
六千超性价比电脑主机配置单
CentOS7.2与Nginx配置虚拟主机详解
热门
标签
更多标签
云服务器
ICP备案
对象存储
实时音视频
即时通信 IM
活动推荐
运营活动
广告
关闭
领券