1回答
我是vhdl编程语言的新手。我正在尝试用"+“运算符做一个全加器，我写了代码，也编译了l，但是当我模拟它的时候，输出是非常奇怪的，并且不能与全加器的输出相匹配，我认为错误可能会出现在向量长度上，但我不能修复它。
浏览 7提问于2018-02-19得票数 0
回答已采纳
嗨，我只是好奇，16位波普尔进位加法器和16位(两级)进位进位加法器的门成本是多少。谢谢
浏览 3提问于2015-11-24得票数 1
我刚刚学习了如何创建高阶函数，我想要使一个映射函数能够更改一个应用于元组的函数，从而使该函数应用于该类型的列表。(就像映射函数一样)我试图以这样一种方式创建它，使它具有这样的签名：我希望能够使用这个函数来创建一系列完整的加法器，但是首先如何创建这个函数呢？
浏览 0提问于2018-01-28得票数 2
回答已采纳
为了简单起见，假设我们在这里只使用了一个全加器(忽略A1/B1、A2/B2、A3/B3)，并且M=1，A0=0，A1=00 (B0) XOR 1 (M) = 11 (M) = 1
我认为反转最终的Cout将提供正确的结果，但我在网上查找的这个加减器电路没有用于最终Cout
浏览 4提问于2019-09-27得票数 0
晚上好，我正试图用vhdl实现一个8位的全加器，但为此我需要使用8个完整的1位满加法器。我知道如何做8位全加器，但我不知道如何使用8位全加器。
浏览 0提问于2018-06-21得票数 0
回答已采纳
1回答
我正在阅读莫里斯·马诺( Morris Mano )的“数字设计中的全加器”一节，我似乎不知道它是如何从方程A变成方程B的。在使用输入x、y和z的全加器真值表和k-映射中，执行项C定义为：我可以理解上面的内容，但为了利用x、y和z之和项已经使用的xor，本书将C重新定义为
浏览 1提问于2019-09-15得票数 0
回答已采纳
3回答
八进制全加器
、、、
我有这个项目，听下面，我不知道从哪里开始，也许有人可以给我一些建议，或者也许指出我在正确的方向开始这一点？谢谢！！输出：S=八进制数字(见下面的表示)；Cout =二进制数字八进制数字的输入/输出二进制表示八进制8位输入线：
数字：0 1 2 3 4 5 6
浏览 8提问于2012-05-07得票数 8
回答已采纳
我想设计一个可综合的64位全加器，所以我需要实例化模块64次，这使得代码很笨重。有没有人能建议一种替代方法来最小化代码？
浏览 1提问于2015-10-18得票数 0
1回答
我在实例化此代码的fa0部分时遇到了困难。我是VHDL的新手，所以也许不仅仅是一个答案会有所帮助。谢谢-- 4-bit adder/subtractor modulelibrary ieee;
entity ad
浏览 1提问于2014-11-27得票数 0
计算机结构中的一个问题，显然，使用not gates也可以解决这个问题，但我对没有它们的问题很感兴趣。
浏览 0提问于2011-03-11得票数 0
回答已采纳
1回答
我想设计一个二进制全加器来添加3个二进制数，这个加法器的一个典型单元看起来如下所示有人能解释一下为什么我们要带2到下一位吗？问候
浏览 2提问于2013-11-10得票数 1
回答已采纳
我在visual Prolog8上写代码，我必须写加法器和半加器，使用真值表，并使用我制作的基数2与非方案:半加器和一个全加器你有什么想法吗，如何让它工作？
浏览 1提问于2017-12-10得票数 2
回答已采纳
1回答
我正在编写一个Verilog代码，用8全加器构造一个8位加法器。该8位加法器应在8位总线中每个增加2个输入。以下是单全加器的代码：input a_,input cin_,output cout_wire temp1_ ^ b_ ^ cin_;这是8位加法器护城河的代码，它将调用全加器
浏览 4提问于2016-11-06得票数 0
回答已采纳
我们正在实现一个使用全加器的4位乘法器。
为什么我会得到一个不同的技术示意图？LUT2和LUT4有什么区别？
浏览 3提问于2017-03-05得票数 1
FA为全加器电路，梯形为mux。我不知道如何在电路中添加这种功率门控pmos。另外，我还想综合一下Synopsys设计视觉中的电路，并计算当应用程序为0和1时的功率差异。
浏览 2提问于2016-05-04得票数 0
回答已采纳
扫码
添加站长 进交流群
领取专属 10元无门槛券
手把手带您无忧上云
相关资讯
热门标签
云服务器
ICP备案
对象存储
腾讯会议
实时音视频活动推荐
腾讯云开发者
