为 5M 16bit 高速ADC 设计模拟前端

哈喽，应该是周日快乐？前几天的LHA6961 虽然是写了一下，但是他们只是搞出了一颗 ADC 而已，但是还需要很多的外围设计才能干活，这块只能看 ADI 了。

领慧发布LHA6961：对标AD7961-16位、5 MSPS SAR ADC

源头在这里

源头在这里

因为是 SAR 的架构，每次在转换的时候对前面的 Drive 和 REF 都是一次考验：

这些电容都是实打实的要电荷啊

这些电容都是实打实的要电荷啊

我要能量！！！

我要能量！！！

看看 ADI 的设计

看看 ADI 的设计

最要就是一对儿 buffer 和一个共模的 VCM，另外就是基准这块（评论区有读者一直问这个，要不看看手册呢？）

步入正题

那我这里就把 AD7961换成 LHA6961 看下这个驱动设计呗～

在这个 bit 的等级里面，噪声其实也不太在乎了，要看的是建立速度以及带宽，虽然我们的 ADC 是 5M 的采样率，但是发挥性能不能老是踩着奈奎斯特的红线搞，这不对。

这个运放直接就看这个交流参数就行

这个运放直接就看这个交流参数就行

妈妈，600M，隔着屏幕都觉得贵贵的。

上面图可以理解成：

低失真差分信号源两路电压跟随缓冲差分

总之是高速 SAR ADC 的采样电容驱动网络，核心目标是：让 LHA6961 在 5 MSPS、16 bit 下，每次采样瞬间都能快速、稳定、低失真地拿到 IN+ 和 IN− 的电压。

先看 ADC 需要什么样的输入

LHA6961 是真差分输入 ADC，转换的是：

它要求 IN+ 和 IN− 反相驱动，公共模电压为：

如果 REF = 5 V，那么：

图中两路输入都是以 2.5 V 为中心，一路向上时另一路向下：

所以每一路单端电压都是 0 到 5 V，但差分电压是：

也就是：

这正好对应 LHA6961 在 REF = 5 V 下的满量程差分输入范围；LHA6961 数据手册说明其差分输入范围为 到 ，并且 IN+、IN− 需要以 REF/2 为公共模反相驱动。

ADA4899 在这里不是放大，而是“高速缓冲”

它的输入阻抗是多少呀？

它的输入阻抗是多少呀？

图中的两个 ADA4899-1 都是 电压跟随器：

也就是：

它们不负责增益，主要负责三件事：

第一，降低源阻抗；SAR ADC 输入端内部是开关电容结构，采样瞬间会从前级抽取电荷。

如果直接用高阻信号源驱动，采样电容不能快速建立，ADC 会出现失真、增益误差和码间串扰，总之就是低阻抗更容易的当一个信号源。

第二，隔离 ADC 的采样 kickback；LHA6961 内部采样开关动作时，输入端会有瞬态电荷注入，ADA4899 加上 33 Ω 和 56 pF 可以把这种高速扰动限制在 ADC 输入附近，避免扰动前一级信号源。

一眼低通滤波器

一眼低通滤波器

算算参数

AI 现在算个滤波器参数是 OK 的，这里直接使用了：

我们要的结果就是 86M 的频率，看到没有，这个滤波器设计也很有讲究。

内部也是有一个这样的设计，非常 OK

内部也是有一个这样的设计，非常 OK

第三，提供低噪声、低失真的高速驱动（骗你的，低噪声还是要的）；ADA4899-1 数据手册给出的典型指标非常适合高速 16 bit ADC 驱动：输入电压噪声约 1 nV/√Hz，单位增益带宽约 600 MHz，转换速率约 310 V/μs，并且在 1 MHz 下有非常低的失真。

其实不好

其实不好

所以这里 ADA4899 的角色可以概括为：

把一个精密但可能不够强的电压信号，变成能快速驱动采样电容的低阻信号

为什么每路输出后面有 33 Ω？

这里也是比较有意思的，不能只看是一个滤波器，实际上还有别的功能，OP 在 G=1 的时候是最危险的，另外 SAR 还有一些电容，对于 OP 来看容性负载偏多，那就是引入一个极点（不是主极点反正），那现在看这个 33 Ω 很关键，不是普通限流电阻，而是高速 ADC 前端里的 隔离电阻 / 阻尼电阻。

隔离 ADA4899 和 ADC 输入电容

ADC 输入端有采样电容，外面又并了 56 pF。高速运放直接驱动电容负载时容易振铃、过冲甚至不稳定；而ADA4899 数据手册明确提醒，高速运放对容性负载很敏感，电源旁路、寄生电容和布局都会影响稳定性；典型容性负载测试电路中也使用了隔离/阻尼电阻。

所以：

的第一个作用就是把运放输出和电容负载隔开，提高稳定性。

与 56 pF 构成低通/缓冲网络

（这个就是上面一眼看穿的设计），每一路有：

时间常数：

截止频率：

所以这个 RC 不是低频抗混叠滤波器，它的截止频率太高了，主要是高速阻尼、吸收采样毛刺、提供局部电荷储备；如果考虑 ADC 输入本身还有等效采样电容，例如图中 LHA6961 输入等效电路也表现为开关电容输入，那么总电容可能更大，截止频率会下降一些，但仍然是几十 MHz 量级。

可以看到 ADI 的是这里是相当于 26pF 的等效电容

可以看到 ADI 的是这里是相当于 26pF 的等效电容

给 ADC 采样瞬间提供电荷

SAR ADC 采样瞬间，本质上是在给内部采样电容充电；那56 pF 就像 ADC 输入口旁边的一个小“电荷水库”；采样瞬间需要的电荷优先从这个局部电容提供，而不是全部从远端运放输出经过走线抽取。

这样可以减小：

也就是减小采样瞬间输入节点的电压跳变。

抑制高频噪声和 kickback

内部开关电容动作会产生高频毛刺，56 pF 对高频阻抗较低：

例如在 100 MHz：

所以高频毛刺会更多被 56 pF 吸收到地，而不是传回 ADA4899 输出端。

这个 RC 会不会影响 5 MSPS 建立？

LHA6961 满速 5 MSPS 时，一个采样周期是：

数据手册给出的 acquisition time 关系是：

所以在 5 MSPS 时：

如果只看 33 Ω 和 56 pF：

16 bit 建立到 0.5 LSB，大约需要：

个时间常数。

所以需要时间：

这小于 85 ns，因此从一阶 RC 建立角度看，这个 33 Ω + 56 pF 是合理的。

如果加上 ADC 输入等效电容，假设总电容变成 80 pF 量级：

仍然小于 85 ns，所以这个网络的设计思想是：

电阻足够大，能隔离和阻尼；电阻又不能太大，否则建立时间不够

为什么不用很大的 RC 抗混叠滤波？

因为这是 5 MSPS 高速 SAR ADC，输入建立时间非常短，如果这里把 33 Ω 改成 1 kΩ，仍用 56 pF：

16 bit 建立需要：

这已经远大于 85 ns，满速采样时必然建立不充分。

因此高速 SAR 前端不能像低速 ADC 那样随便放大电阻、大电容做低通；真正的抗混叠滤波应该放在更前一级，用专门的低失真滤波器设计；ADC 入口这个 33 Ω + 56 pF 主要是 charge-kickback filter / snubber / charge bucket。

ADA4899 的噪声贡献大不大？

ADA4899 的输入电压噪声约：

假设单路等效带宽由 33 Ω + 56 pF 决定，约 86 MHz，单极点低通的等效噪声带宽约为：

所以单路运放电压噪声大约：

两路差分相减，若噪声不相关：

LHA6961 在 REF = 5 V 时：

所以 ADA4899 宽带噪声大约是：

而 LHA6961 自身 transition noise 典型值为 1.1 LSB。

所以从噪声预算看：

的宽带电压噪声通常不是这个系统的主要噪声源

真正要注意的是失真、建立、布局、参考源动态阻抗和时钟。

越看这个 OP 越喜欢，国产谁家有啊？

越看这个 OP 越喜欢，国产谁家有啊？

33 Ω 电阻自己的噪声也要算，但不大

33 Ω 热噪声密度：

常温下有一个好记的近似：50 Ω 电阻约为 1 nV/√Hz。

ADA4899 数据手册也给出类似说明，所以 33 Ω 约为：

这和 ADA4899 的 1 nV/√Hz 同一个量级，但经过 RC 限带后，折算到 ADC 满量程仍然不算大。

这也是为什么这种高速 ADC 前端宁愿用几十欧姆，而不是几百欧姆、几千欧姆：电阻越大，热噪声和建立误差都变差。

失真才是 ADA4899 这里更需要关心的地方

LHA6961 的 THD 指标大约是 −107 dB 量级。

ADI 的是 116，这也是 LHA6开头的原因，性能有些地方稍弱

ADI 的是 116，这也是 LHA6开头的原因，性能有些地方稍弱

ADA4899 在低频、小到中等输出幅度下失真非常低；数据手册给出，在 ±5 V 供电、G = +1、2 Vpp 输出时，500 kHz 下 HD2/HD3 可到约 −123 dBc/−123 dBc；但到 10 MHz 时会变成约 −80 dBc/−86 dBc。

这说明低频时：

自身失真可能占主导

高频、大幅度时：

或前端驱动失真可能占主导

尤其图中每路要摆 0 到 5 V，也就是单路 5 Vpp。如果输入频率较高，对 ADA4899 的压摆率、输出级线性、供电余量要求都很高。

压摆率需求为：

每路单端：

例如 ：

这个远小于 ADA4899 的 310 V/μs。

但如果 ：

已经接近高速大信号工作区，失真会明显变差，所以这个电路更适合：低 MHz 以下、要求高 SNR/低失真的高速采样，而不是让 0 到 5 V 满幅信号跑到几十 MHz。

供电一定要注意：ADA4899 不能用普通 +5 V 单电源驱动 0 到 5 V

这是这个图里最容易被忽略的坑，这颗ADA4899 不是 rail-to-rail 运放；数据手册显示，在 +5 V 单电源下，输出摆幅远不能到 0 V 和 5 V；典型输出范围大概在中间区域，例如 RL = 1 kΩ 到中点时约 1.25 V 到 3.75 V。

所以如果真的要输出：

不能只给 ADA4899 供 +5 V 和 GND。

图中 ADA4899 供电写的是：

而不是 +5 V/GND。

这意味着它需要更宽的供电范围，例如：

或者其他满足输入/输出余量的供电方式，反正目标是让 0 到 5 V 信号距离正负电源轨都有足够余量。

可以粗略理解为：

到

但 ADA4899 总电源电压工作范围不能超过数据手册限制；其工作供电范围为 4.5 V 到 12 V，绝对最大 supply voltage 为 12.6 V。

所以实际设计中要小心：

比较合理的是非对称供电，例如：

或者：

这样既能覆盖 0 到 5 V，又不浪费太多功耗。（我是不是应该卖两颗 LDO 在这里？）

ADA4899 输入端也不是无限制的

ADA4899 的输入共模范围也有限；数据手册中，±5 V 供电时输入共模范围约为 −3.7 V 到 +3.7 V；+5 V 单电源时输入共模范围约为 1.3 V 到 3.7 V；所以如果输入信号本身是 0 到 5 V，且 ADA4899 用 +5 V 单电源，会直接超出输入共模范围。

这再次说明：这个图里的 ADA4899 必须用合适的双电源或非对称电源，否则输入端和输出端都会出问题。

REFIN 接地、REF 接 5 V：这是外部 5 V 参考模式

图中 ADR4550 输出 5 V，经 AD8031 缓冲后送到 LHA6961 的 REF 引脚，同时 REFIN 接地；这说明 LHA6961 工作在：

外部参考源直接驱动

而不是用内部 reference buffer。

LHA6961 数据手册给出的参考源选项包括：外部 5 V 接 REF、外部 4.096 V 接 REF、或者 2.048 V 接 REFIN 再由内部缓冲到 4.096 V；使用外部 5 V 或 4.096 V 参考接 REF 时，REFIN 应接地。

这个图选 5 V 参考的好处是满量程更大，SNR 更好；理论改善量：

LHA6961 数据手册也说明最佳 SNR 和动态范围来自较大的 5 V 外部参考。

REF 上的 10 μF 不是普通去耦，是 SAR 电荷库

设计容易，所以每一个元件都是不可少

设计容易，所以每一个元件都是不可少

图中 REF 旁边有：

这个非常重要，因为SAR ADC 的 REF 引脚不是静态高阻输入；内部电容 DAC 在逐位比较时，会从 REF 节点抽取动态电荷。

可以把 REF 节点建模成：

如果 REF 阻抗过大，就会出现参考电压瞬态下陷：

ADC 输出会受到比例误差影响：

LHA6961 数据手册明确要求 REF 引脚使用低 ESR、低 ESL 电容，并且尽量靠近 REF 和 REF_GND 引脚；推荐 REF pins 用最短走线连接到单个 10 μF 低 ESR、低 ESL 电容；所以这个 10 μF 必须非常靠近 ADC，而不是随便放在参考源附近。

VCM = 2.5 V 的作用

图中 VCM 是 2.5 V，用来作为输入信号的公共模中心。

对于 REF = 5 V：

ADC 的 IN+、IN− 都围绕这个中心上下摆动。

VCM 的作用不是信号本身，而是设定差分输入的“中心点”：

LHA6961 有 VCM 输出引脚，可输出 REF/2，用于驱动输入放大器的共模控制端。数据手册给出 VCM 输出为 REF/2，输出阻抗约 4.8 kΩ。

如果前面是全差分放大器，可以把 VCM 接到全差分放大器的 VOCM 端；如果前面是两个 ADA4899 分立缓冲器，就要确保产生的两路反相信号都精确围绕 2.5 V。

这个电路要求前面已经有“两路反相信号”

这点非常重要，图中的两个 ADA4899 都是跟随器，所以它们不会自动把单端信号变成差分信号；也就是说，这个电路要求前一级已经提供：

如果你有一个单端信号，比如：

那么这个电路不够。你还需要一个 单端转差分 电路。

可以用：全差分 ADC driver；一个同相 + 一个反相运放结构；变压器，适合交流；差分放大器；DAC/FPGA 同步产生互补信号。

LHA6961 数据手册里的典型应用也提到，除了两个单端 ADA4899-1，也可以使用 ADA4932-1 这类差分放大器驱动。

学到了

学到了

所以这张图适合的前提是：

信号源本来就是差分互补的

如果传感器是单端输出，就要重新设计前端。

缺点

两路的匹配完全依赖外部电路，如果两路增益不一致：

那么差分信号会变成：

公共模也会跟着变化：

如果：

差分信号会把一部分误差转成公共模摆动。

如果两路相位不一致：

相位误差会导致差分幅值误差和高频失真。

所以 PCB 上两路必须：

完全对称、等长、等阻抗、相同器件、相同、相同布局环境

小结

ADI 对信号链的把控还是可圈可点的，总之这是典型高速 SAR ADC 前端：

高速低失真运放小串联电阻小电容外部低阻参考源差分反相驱动

优势是：可以支撑 5 MSPS 高速采样；ADA4899 噪声很低；33 Ω + 56 pF 能隔离 SAR kickback；外部 5 V REF 使 SNR 更好；两路 0 到 5 V 反相驱动正好形成 ±5 V 差分满量程。

斗胆优化

没有东西是完美的，电路也是，那我会这样改进这个设计

先确认 ADA4899 供电；如果真要 0 到 5 V 满幅输出，不要用 +5 V/GND。建议考虑非对称双电源，例如 +7 V/−2 V，但要保证总电源电压不超过 ADA4899 允许范围。

另外ADA4899 的 DISABLE 浮空是正常使能；如果拉到接近正电源，可以降低输入偏置电流，但输入电流噪声会增大；DISABLE 拉到正电源附近可启用低输入偏置电流模式，同时电流噪声从 2.6 pA/√Hz 增加到 5.2 pA/√Hz。

如果前级源阻抗很低，通常浮空正常工作即可。

33 Ω 和 56 pF 使用高精度、低寄生器件；56 pF 建议用 C0G/NP0，不要用 X7R。两个通道的电容、电阻要同型号、同封装、同布局。 OKOK，脑子不够用了：

看看可爱狗算了