NI USB-4431（也不贵吧～也就是三万来块）

还是深水鱼，这次看到了一个 NI 的设备，看着参数着实喜人：

102.4kS/s

102.4kS/s

就一个采样率就不得了了！！！

也不贵，才 3w6 千多（把我卖了吧）

也不贵，才 3w6 千多（把我卖了吧）

就细细的看看这东西：

4 通道差分输入

4 通道差分输入

NI 的优点是会给个设计框图

NI 的优点是会给个设计框图

DAC 是

DAC 是

我看的是这个

我看的是这个

咦

咦

封面一句话的真实含义

“102.4 kS/s, 100 dB, 0.8 Hz AC/DC Coupled, 4-Input/1-Output Sound and Vibration Device”

这句话其实已经给出了设计定位：

102.4 kS/s→ Δ-Σ ADC 的最高抽取输出率（不是调制器频率）

100 dB→ 指的是 动态范围 / 频域性能等级对应我算出来的（这个在下面有）：20–50 kHz 带宽 → ENOB ≈ 16–17 bit，这是“动态采集 100 dB 级”的典型水平

0.8 Hz AC/DC Coupled→ AC 耦合下的高通截止频率量级 → 明确不是 DC 计量，而是“振动 / 声学 / 动态”

Sound and Vibration Device→ 再次确认： 它不是工业差分 ADC，不是精密 DC 表，而是动态信号采集前端

AI 接口是“伪差分”

文档明确写的是：

pseudodifferential analog channel

AI+ / AI- 并不是对等的全差分，因为AI- 最终参考到系统地，而CMRR 主要来自前端网络 + 数字校正，而不是一个真正的差分放大器

非常适合：IEPE 传感器，就是这种单端输出、屏蔽良好的模拟源

不适合：高共模工业差分（±10 V 工控信号），长距离、地电位不确定的直连。

这也解释了为什么规格书里 CMRR 只有 55 dB —它从结构上就不是“高 CMRR 架构”。

模拟输入结构图

Analog Input Block Diagram —— 逐块解读

因为支持 IEPE 传感器，这里还有恒流源

因为支持 IEPE 传感器，这里还有恒流源

我按信号流向来解释：

输入端：200 kΩ + 200 kΩ

每个输入端都有 200 kΩ 电阻，与在规格书里看到的

200 kΩ ∥ 130 pF，完全对应

所以这就不是高阻抗仪表级输入，在使用前要明确假设：传感器输出阻抗低或前面有缓冲

IEPE 注入点（2.1 mA）

IEPE 电流 通过同一根信号线叠加，后面的 AC 耦合电容 (1 µF) 把直流偏置隔掉

这是标准 IEPE 结构：

恒流源 → 传感器 → AC 耦合 → 放大 / ADC

如果“DC 耦合、没接东西时会读到 2–2.5 V”那是 前端偏置点，不是故障。

AC / DC 耦合是“真·硬件切换”

1 µF 电容 + 1 kΩ / 输入阻抗，所以：AC 截止频率是真实的模拟极点（0.8 Hz）

这对做 低频 PSD / Allan / 低频噪声 极其重要：AC 模式下 <1 Hz 内容直接没了，不是算法能救的

–12.5 dB 固定衰减

图中明确写了：

Gain = –12.5 dB

这一步在 ADC 前。

含义是什么？

–12.5 dB ≈ ×0.237，原因只有一个： 让 ±10 Vpk 信号落入 Δ-Σ ADC 的最佳输入范围

这说明USB-4431 的 ADC 内部满量程其实远小于 ±10 V，在下面 ENOB 建模里：用 ±10 Vpk 作为“系统满幅”是对的，但要知道噪声是 ADC + 前端放大后反算到输入端的等效值

抗混叠解释

数字滤波器不是“无限砖墙”（图 4）

图 4 显示的是：在 fs 的某些倍频位置（64·fs），数字滤波器存在窄带泄漏窗

文档原话：“digital filter lets through narrow bands of frequencies at multiples of 64 fs”

51.2 kS/s

当 fs = 51.2 kS/s：64·fs = 3.2768 MHz在 3.2768 MHz ±25.6 kHz数字滤波器不完全抑制

如果模拟输入在这个频段刚好有强干扰那数字滤波器拦不住就要靠 模拟抗混叠滤波器

模拟滤波器的作用（图 5）

在 3.2768 MHz，模拟滤波器衰减 ≈ 62 dB

这就给出了：

最坏情况下的 alias 抑制 ≈ 62 dB

但文档马上强调：这是 极端、窄带、纯音条件而在实际系统中：更多是宽带噪声，被泄漏进来的能量非常小。

看看ADC

这次还真是感谢 CSDN：

性能确实好

性能确实好

TDK的共模滤波器

TDK的共模滤波器

架构与采样本质（AI）

ADC 类型：24-bit Δ-Σ（Delta-Sigma）

采样方式：多通道同时采样

最高采样率：102.4 kS/s

数字滤波：片内 Δ-Σ 抽取滤波器

等效模拟带宽：

这是一套为频域精度优化的 Δ-Σ 采集端，而不是逐次逼近（SAR）那种瞬态响应型结构。它的指标重心在：带内幅度/相位一致性，中等带宽下的低噪声与高动态范围，多通道相位同步。

输入范围与输入网络（决定前端设计）

幅度精度与增益一致性

幅度精度（1 kHz，10–40 °C）

AC：±0.025 dB typ

DC：±0.15%（4431） / ±0.25%（4432）

换算一下尺度：0.025 dB ≈ 0.29% 幅度误差，对“动态测量”来说非常优秀

通道间匹配

频率响应与相位线性

幅度平坦度

相位线性

20 Hz – 20 kHz：±0.01°（46.4 kHz 内仍保持线性）

这意味着什么？内部 Δ-Σ 滤波器是线性相位 FIR，但是时域波形会延迟（39 samples），但不会形变

噪声水平

RMS 噪声（带内）

折算噪声密度（粗略）

以 USB-4431，20 kHz 带宽为例：

这是系统级等效（包含前端 + ADC + 数字滤波），不是裸 ADC 的白噪声指标

动态性能（频域关键）

AC 耦合路径

USB-4432 明显更适合低频振动 / 超低频模态

USB-4431 更偏“音频-振动通用”

https://www.analog.com/cn/products/ad7765.html

https://blog.csdn.net/YEYUANGEN/article/details/134164061

https://www.ni.com/zh-cn/shop/model/usb-4431.html