首页
学习
活动
专区
圈层
工具
发布
社区首页 >专栏 >读者问题回答:多通道同步采集卡设计疑问

读者问题回答:多通道同步采集卡设计疑问

作者头像
云深无际
发布2026-01-07 13:46:06
发布2026-01-07 13:46:06
600
举报
文章被收录于专栏:云深之无迹云深之无迹

还是回答一个读者的问题:

不是?这东西你卖我1W?-Smacq 3系采集卡拆解

采集卡
采集卡

采集卡

问题

问题1:这个卡是如何实现多通道(24通道)模拟信号同步采集并杜绝通道间信号串扰的?

问题2:这个卡为什么可以实现小电压信号波形的稳定采集,是有什么滤波或稳压的设计吗。

其实就是问 ADC 一些原理相关的事情,可以说说:(其实问的还密集的)

核心 ADC
核心 ADC

核心 ADC

就是这个,我吐槽贵的

同步原理:每颗 ADAS3022 内部是“ 多路输入 + 单 SAR 核 ”结构,它依靠一个高精度采样保持电容 (Csample) 实现同时保持各通道电压,再依次转换。

内部
内部

内部

ADAS3022 如何实现多通道同步采集与极低通道串扰

架构:单芯片内部多路同步采样保持(S/H)

ADAS3022 内部集成了:

8 通道高阻抗多路复用器 (MUX)

可编程增益仪表放大器 (PGIA)

16-bit SAR ADC 内核

精密基准和缓冲

每个通道在采样瞬间由 MUX 选通进入 PGIA,然后到 ADC 采样保持电容;因为 SAR ADC 是逐次逼近型(无 pipeline 延迟),所有选通通道的采样时刻由同一个 CONVST 信号锁定,所以在多芯片并联时(如 3 颗 → 24 通道)可以由 FPGA 并行触发实现真正的同步采样。

在手册中明确说明:

“The ADAS3022 uses a high voltage multiplexer with low charge injection and very low leakage … all inputs are sampled differentially.”

这意味着其输入采样保持是差分采样结构,天然抑制共模误差。

串扰性能:–120 dB 通道间隔离

在手册中 Channel-to-Channel Crosstalk 指标写得非常清楚:

Channel-to-Channel Crosstalk … −120 dB (typ, fIN = 10 kHz)

以及图 29:

“Crosstalk vs Frequency … fS = 1 MSPS … below –120 dB @ 200 kHz.”

这说明多通道复用开关漏电、电容耦合都被极大地抑制。其低串扰来源包括:

抑制源

机理

高阻输入(>500 MΩ)

减少前级信号源耦合

低电荷注入开关

减少通道切换瞬间残余

差分PGIA结构

共模信号在输入端抵消

内部采样电容矩阵屏蔽

抑制邻道电容耦合

金属屏蔽工艺 (iCMOS)

高压隔离栅结构降低漏电通道

因此 USB-3131(用多片 ADAS3022 并联)只需 FPGA 同步 CONVST,即可实现 24 通道同步采样、–120 dB 串扰的高精度测量。

小信号稳定采集的原因(抗噪声与稳压设计)

内部高精度PGIA放大 + 七档量程

PGIA 提供 0.16~6.4 倍可编程增益,输入量程 ±24.6 V → ±0.64 V 七档;这让系统可自动选择最适量程放大小信号,保持每个通道在满码附近工作。

“Programmable Gain Instrumentation Amplifier … seven selectable differential input ranges from ±0.64 V to ±24.576 V.”

高共模抑制(CMRR)

“High input common-mode rejection > 100 dB”

在 PGIA 内部采用三放大器仪表结构,对称匹配输入阻抗 + 电容补偿,使外部电源、地回流、电磁干扰等共模分量几乎全部抵消。这是稳定采集微伏级信号的关键。

内部/外部精密参考与缓冲

芯片内含:2.5 V bandgap + ×1.638 buffer → 4.096 V 系统参考;典型漂移 ±5 ppm/°C;外部也可用 ADR434 类参考 + AD8031 缓冲;推荐在 REF1/REF2/REFN 上近距 10 µF + 0.1 µF 去耦。

这些结构确保低频温漂、量化点抖动都极小,使小电压信号不会随时间漂移。

电源与隔离稳压

ADAS3022 内含三级低压稳压器:

ACAP / DCAP / RCAP → 内部 2.5 V 模拟、数字、参考子系统

在系统级(USB-3131)上又叠加:

DC/DC + LDO 组合;FPGA 与 ADC 模拟地隔离;充分去耦(10 µF + 100 nF 就地);高 PSRR(图 31:> –100 dB)。

这些设计共同抑制纹波、电源噪声在小信号下的漂移。

抗混叠与输入滤波

推荐前级 OPA(ADA4841-2 等)缓冲 + RC 滤波器,截止频率数百 kHz,用于限制带外噪声耦入:

“The noise from the amplifier is filtered by the ADAS3022 analog input circuit or by an external filter …”

软件平均与数字滤波

DAO-Software 在上层做数字平均/低通滤波,可进一步降低随机噪声。结合硬件 91 dB SNR(典型),实际测得波形稳定、抖动低。

后记

你想到的其实都在数据手册,多看原厂资料。

本文参与 腾讯云自媒体同步曝光计划,分享自微信公众号。
原始发表:2025-11-09,如有侵权请联系 cloudcommunity@tencent.com 删除

本文分享自 云深之无迹 微信公众号,前往查看

如有侵权,请联系 cloudcommunity@tencent.com 删除。

本文参与 腾讯云自媒体同步曝光计划  ,欢迎热爱写作的你一起参与!

评论
登录后参与评论
0 条评论
热度
最新
推荐阅读
目录
  • 问题
  • ADAS3022 如何实现多通道同步采集与极低通道串扰
    • 架构:单芯片内部多路同步采样保持(S/H)
    • 串扰性能:–120 dB 通道间隔离
  • 小信号稳定采集的原因(抗噪声与稳压设计)
    • 内部高精度PGIA放大 + 七档量程
    • 高共模抑制(CMRR)
    • 内部/外部精密参考与缓冲
    • 电源与隔离稳压
    • 抗混叠与输入滤波
    • 软件平均与数字滤波
  • 后记
领券
问题归档专栏文章快讯文章归档关键词归档开发者手册归档开发者手册 Section 归档