来自来自 LT 的无延迟ΔΣ ADC-LTC2440

我们都知道 ΔΣ (Delta-Sigma) ADC 是有延迟的，对于实时性要求强的还是要选 SAR，那问题来了，有没有一种没有延迟的 ΔΣ (Delta-Sigma) ADC 呢？有的，就是我今天说的：

我太爱 LT 了

我太爱 LT 了

是的就是这个型号：

image-20250923085807785

布局

参数很好看，其实最大的问题还是在整体的布局上，其实大多数时候大家没有本事让它的超低噪音发挥。

噪声实测与怎么“把噪声压到 200 nV”

贴子在这里

贴子在这里

帖子给出了从“能跑”到“跑到标称”的实测路径，比较有参考价值：

要“超低阻地”，模拟与数字分区，多 GND 脚全部直落地面；作者在转接板上用铜箔做地平面，模拟侧尽量不接面包板弹片；因为面包板接触的微动与寄生，让噪声卡在 ~3 µV_RMS。换成“模拟区独立地平面 + 硬连”后，降到 ~200 nV_RMS。

作者一开始 >1 µV_RMS，怀疑某些旁路电容把电流“倾倒”进敏感地，移除/重摆位后 ~250 nV_RMS，最终到 198 nV_RMS；使用好基准（例：LT1021B 5 V）和干净 VCC 很关键；作者用过 USB 5 V 时噪声回到 ~3 µV_RMS，说明 VCC 会串入噪声。

电阻件本底噪声（1/f “余噪”）：大尺寸金属膜电阻更安静，小贴片阻可明显更吵。

测试的时候用 ±VREF 上的 1 k/1 k 分压，在 IN+ 与 IN− 之间串 10 Ω，得到 ~25 mV 差分、2.5 V 共模 的小信号做测试；放在盒装避气流，金属屏蔽可更进一步。

结论：要拿到 200 nV 量级，电气与机械的“洁净度” 一样重要；面包板不行，转接板也要分模拟/数字地面，地与参考的回流路径必须可控。

LTC2440 是一款 24 位高速 ΔΣ (Delta-Sigma) ADC，支持 可编程速度/分辨率，主要特点是：

在这里

在这里

无延迟 (No Latency)：切换速率或输入时不需要等待滤波器稳定。

高精度：积分非线性 (INL) 仅 5 ppm，失调小于 5 µV。

可编程速率/分辨率：10 种模式，从 6.9 Hz / 200 nV RMS 到 3.5 kHz / 25 µV RMS。

差分输入与差分参考，输入范围 ±0.5 × VREF。

内部自动校准：每次转换都会自动修正失调与满量程误差。

自动睡眠功能：低速时平均功耗可降到 20 µA。

主要电气指标

分辨率：24-bit (无缺码)。

噪声性能：

6.9 Hz 模式：200 nV RMS (同时抑制 50/60 Hz)。

880 Hz 模式：2 µV RMS。

最高速 3.5 kHz：25 µV RMS。

线性度：5 ppm of VREF。

输入范围：±0.5 × VREF，参考电压 0.1 V ~ VCC。

电源电压：4.5 V ~ 5.5 V。

电流消耗：

转换时 8~11 mA。

休眠 < 30 µA24。

转换过程

ADC 工作周期分为三步：

1. Conversion (转换)：ΔΣ 采样 + FIR 滤波。
2. Sleep (休眠)：转换结束后自动进入低功耗状态。
3. Data Output (输出)：通过 SPI 读出 32 位结果。

特点：

每次输出数据与刚完成的转换严格对应，没有延迟；支持高速多路复用，因为切换通道后无需等待稳定。

速率/分辨率配置

通过 SDI 管脚可选择十种 OSR (过采样比) 模式：

1. OSR = 256 (880 Hz, 2 µV RMS, ~21 bit ENOB)。
2. OSR = 32768 (6.9 Hz, 200 nV RMS, ~24.6 bit ENOB)。

其它中间值：55 Hz、110 Hz、220 Hz、440 Hz 等；切换速率 无延迟，即新一帧数据立即生效。

噪声与精度特性

RMS 噪声随速率变化：速率越低，噪声越小，分辨率越高。

温度漂移：

失调漂移 20 nV/°C。

满量程漂移 0.2 ppm/°C。

共模抑制 (CMRR)：120 dB。

输入电容：采样电容约 3.5 pF

关于无延迟构架

“无延迟 (No Latency)” 是 LTC2440 的核心优势之一，它解决了传统 ΔΣ (Delta-Sigma) ADC 在 滤波器延迟 上的痛点。

传统 ΔΣ ADC 的问题

ΔΣ ADC 的输出不是直接量化的结果，而是经过 数字滤波器 (通常是 Sinc 滤波器) 处理后的结果；滤波器有一定阶数（比如 Sinc³），意味着它需要积累多个采样周期才能输出稳定数据。

当 切换输入通道 或 改变速率/OSR 时，前几帧数据会被“污染”，需要丢弃，直到滤波器“冲刷”干净；这就造成了延迟 (Latency)，常见在几十毫秒到几秒之间（取决于 OSR）。

例如：假设一个 ΔΣ ADC 工作在 10 Hz，滤波器长度为 256 点，切换通道后可能需要 1~2 秒才能输出稳定的新通道数据。

LTC2440 的无延迟架构

LTC2440 采用了 特殊的 ΔΣ 架构：

每次转换都会做 完整的采样 + 数字滤波，而不是依赖一个长 FIR 输出流水线；每次转换结果独立，不会受前一帧影响；所以切换输入通道、参考电压，甚至速率 (OSR)，下一个转换结果就是有效的；这就是 “No Latency ∆Σ” 的由来。

传统 ΔΣ ADC：像一个“长水管”，刚换水龙头（通道/速率），前几秒流出来的水里还混着旧水，要等一段时间才能喝到干净的新水。 LTC2440：像一个“独立水杯”，每次都直接接一杯新水，立即就是正确的。

挖挖设计思路

理论原理

传统 ΔΣ + 滤波器的延迟

ΔΣ ADC 前端用 调制器 (Modulator) 把输入信号转成高频 1/0 比特流；后端用 数字滤波器 (Sinc 滤波器) 做抽取 (Decimation)，输出低速高分辨率结果

其中滤波器的长度 N 决定了延迟：输出结果 = 当前输入 + 前 N-1 个输入的加权；在切换通道或输入跳变时，滤波器“还没清空旧数据”，所以输出要过几个周期才能稳定。

数学上，传统 Sinc³ 滤波器延迟大约是 1.5 × OSR 个采样周期。

LTC2440 的特殊架构

LTC2440 采用了一种 单次转换 (single-shot) ΔΣ 架构：

每次转换时，调制器运行完整的 OSR 周期，并且数字滤波器 只对这一帧数据做计算；没有历史数据的“尾巴”，所以不存在滤波器延迟；这就是 No Latency ΔΣ 的核心思想。

架构实现

LTC2440 的内部结构（数据手册给的方框图）包括：

image-20250923091346559

调制器 (ADC)：产生比特流。

数字 FIR (Decimating Filter)：一次性计算完整输出。

DAC + 校准电路：每次自动进行 offset/full-scale 校正。

状态机：保证转换、休眠、输出三个阶段互不干扰。

关键点在于：滤波器不做“流水线连续输出”，而是 逐帧计算；因此切换速率 (OSR) 或输入后，下一帧立即是新的结果。

模拟一个时序

模拟一个时序

竖线“通道切换”处：输入从旧通道跳到新通道。

传统 ΔΣ：先经历一段“滤波器延迟”（第二条竖线），之后才开始向新值收敛（示意性用指数过渡表示）。这段延迟对应 FIR 滤波器的群时延/流水线长度。

LTC2440：在下一帧采样点就立即更新到新通道的真实值（无延迟），标记在图中的“LTC2440 下一帧即更新”。

还有一个极端的 ADC，也是一个家族的，就是速率低，但是参数更屌

还有一个极端的 ADC，也是一个家族的，就是速率低，但是参数更屌