RISC-V技术简介及产业化现状调研

在处理器架构领域，RISC-V，作为一个开源、免费、模块化的精简指令集架构，正试图冲破由x86和ARM构筑的封闭高墙，为全球半导体产业注入新的活力和不确定性。

那么，RISC-V有什么特点？它的产业化现状如何？今天就让霞姐带大家一起学习一下。

一、RISC-V的历史

RISC-V（Reduced Instruction Set Computing - V，第五代精简指令集计算机）源于2010年加州大学伯克利分校的研究项目。

为什么被称为第五代呢？因为在它之前，伯克利大学作为RISC架构的发源地之一，从20世纪80年代起已经先后主导了四代学术性质的RISC架构的研发，它们分别是：

1.第一代：RISC-I（1981年）。

它的设计目标是为了证明“精简指令 + 优化编译器”可超越传统CISC（如 DEC VAX）的性能，同时降低硬件复杂度。RISC-I只有16 个通用寄存器，无缓存支持，无法运行复杂操作系统。

2.第二代：RISC-II（1983年）

它的设计目标是为了推动RISC架构从原型走向实用，支持 UNIX等基础操作系统。

它扩展了RISC-I的指令集，将寄存器数量增加到32个，支持更大的地址空间，并且优化了流水线。

3.第三代SOAR（1984年）

它的设计目标是为了验证RISC 架构在并行计算场景的潜力。

它支持“双发射超标量”，引入动态指令调度逻辑，可检测并规避数据/控制冒险。

它还强化了内存系统：采用16KB 指令缓存 + 16KB数据缓存的分离式 L1 缓存，支持写回策略，降低缓存一致性开销。

SOAR仅针对特定应用优化（如科学计算），兼容性差。

4.第四代：SPUR（1986 年）

它的设计目标是为了解决RISC 架构对高级函数式语言的适配问题。

它针对 Lisp 的动态数据结构，如链表做了优化：新增硬件支持的标记位操作指令，简化垃圾回收（GC）过程；扩展寄存器文件，支持快速上下文切换。

它首次集成了MMU（内存管理单元），支持虚拟内存（32 位地址空间），可运行多任务操作系统（如 SPUR OS）。

但SPUR绑定 Lisp 生态，通用性差，后续因工作站市场萎缩而停止更新。

前四代RISC项目都是在David Patterson的领导下进行的。

先不提老爷子的奖项，我们先看看他的研究成果：RISC之外，David Patterson还有两个成功的研究项目，就是大名鼎鼎的RAID（廉价磁盘冗余阵列）和NOW（工作站网络）。他还是经典书籍《计算机体系结构量化研究方法》的两个作者之一。

前四代RISC聚焦于不同的技术探索方向，为后续 RISC-V 的设计奠定了基础，但也存在专有性、应用场景受限等问题。

5.第五代：RISC-V (2010年)

RISC-V一开始是一个暑期项目，初衷是为伯克利的研究与教育工作打造一款专属指令集架构（ISA）。

为什么他们要开发一种新的ISA呢？RISC-V的四大发明人之一的Andrew Waterman的博士论文中提到了两点理由：

（2016年的The RISC-V Instruction Set Manual, Volume I阐述的更全面，有兴趣的同学可以去riscv.org/specifications/ratified/下载延伸阅读）

(1)所有主流商业指令集架构（ISA）均为专有。其供应商通过销售实现方案获利，因此排斥开源实现。这种封闭性不仅阻碍了基于这些ISA的完整RTL设计的创建与共享，也为其研究成果的商业化设置了壁垒。

(2)主流商业指令集的另一大问题在于其不必要的复杂性。这不仅导致硬件实现困难，也使得业界缺乏动力去开发简洁子集——因为不完整的实现将无法兼容现有软件，从而削弱了其存在价值。事实上，远比其简单的指令集同样能实现相当的性能。

下表是当时发明者们做的现有ISA对他们理想中的ISA的架构特性的支持情况：

在审视了当时ISA领域，并判定当时的所有方案均不适合伯克利的研究与教学需求后，发明者们开始着手定义专属的指令集架构。

因为这次的指令集架构依托于前四次的技术遗产，是伯克利分校的第五次重大 RISC 指令集架构设计工作，所以发明者们将其命名为“RISC-V”。

“V”也可以理解为“Vectors”（向量）和”Variations”（多样性），这暗合了RISC-V 的设计目标：支持一系列架构研究方向（其中包括各类数据并行加速器）。

RISC-V的核心团队共有四人：

总负责人Krste Asanović 教授，首席工程师和架构师Andrew Waterman，负责芯片的硬件实现、验证和流片的Yunsup Lee，以及精神领袖和架构导师David Patterson（前面提到的前四代RISC架构的领导人）。

前三人于2015年创立了SiFive公司。

二、RISC-V简介

1.设计目标

RISC-V规范里面列举了下面11条设计目标：

从中我们可以看出RISC-V技术上回归简约，生态上完全开放的设计理念，它的目标是构建开放、灵活、实用且支持创新的计算架构生态，能取得像Linux在操作系统领域的流行度。

2.模块化特点

RISC-V指令集采用模块化的架构设计，包括基础整数指令集和指令集标准扩展等两大类。

（1）基础整数指令集

它是所有处理器都必须实现的核心部分，分为RV32I、RV32E、RV64I、RV64E、RV128I这五种类型。这五种类型在处理器位宽和寄存器数量等方面有所不同，可应用于嵌入式、通用处理器等不同低、中、高端的应用场景。

（2）多种可选的指令集标准扩展

M 整数乘法和除法扩展指令集

A原子访存操作指令集

F单精度浮点运算指令集

D双精度浮点运算指令集

Q 4倍精度浮点运算指令集

C 压缩指令集

B 位操作指令集

H 虚拟化扩展指令集

K 密码运算扩展指令集

V 可伸缩适量扩展指令集

P Packed-SIMD扩展指令集

J 动态翻译语言扩展指令集

T 事务内存指令集

N 用户态中断指令集

芯片设计人员可在基础整数指令集的基础上，根据项目需求和成本选择不同的扩展指令集以适应不同的应用场景。

RISC-V规范中定义了一个”通用”的指令集组合，称为RV32G/RV64G，其中G代表IMAFD。这五个模块合在一起，刚好能覆盖通用软件链的最低需求，又能让浮点运算直接可用，而面积和功耗还在可接受范围内。

更小的嵌入式场景可以裁剪为EMAC或者EC，而更大算力的场景可以在G的基础上再叠加V、B、K等扩展。

当然，RISC-V也不都是优点，它年轻、开放、模块化的特点，也带来了生态和兼容性的不足，比如：高性能芯片产品不足无法形成和ARM、x86竞争的正向循环；指令集碎片化造成的虽然都是RISC-V芯片但无法直接二进制兼容等。

不过这些问题也是业界的共识，大家也在试图解决这些问题，比如RISC-V International 在 2023 年发布的RVA23，就是想定义一个通用底座，对硬件设计进行指引，提升软件的可移植性。

三、RISC-C产业化概览

我们一起从2024 SHD在《RISC-V Market Report: Application Forecasts in a Heterogeneous World-Abridged》中披露的一些信息，来探究下RISC-V的市场信息。

1.2021—2030年市场规模

SHD预测RISC-V 2030年全球市场规模将达到927亿美元。

2022年，TOP3的RISC-V 设备类型分别是：

（1）第一名：AI 加速器

营收达10.7 亿美元；预计2030 年营收将达到 422 亿美元，复合年增长率为 49.2%。

（2）第二名：微控制器（MCU）

营收达3.6 亿美元；预计 2030 年营收将达到72 亿美元，复合年增长率为 42.0%。

（3）第三名：应用处理器（智能手机）

营收达1.48 亿美元；预计2030 年营收将达到 21 亿美元，复合年增长率29.3%。

而通用CPU这块，RISC-V市场目前还非常非常小。

2.2021—2030年市场占有率

按照市场占有率来看，RISC-V目前还是小弟弟，只有在2030年才能有望三分天下。

3.2021—2030年地区细分市场

中国是RISC-V当前营收最高的地区，2030年也将是最高的。霞姐觉得这是因为我们遭到了美国的技术制裁，以及我们的新能源汽车的迅猛发展带来的。

4.RISC-V玩家

SHD按领域介绍了全球的一些玩家：

(1)IP 公司

Synopsys新思科技（美国）、Ventana Micro Systems（美国）、Imagination Technologies（英国）、Bluespec（美国）、SiFive （美国）、MIPS （美国）、

AndesCore晶心科技（中国台湾）、Tenstorrent（加拿大）、

Codasip （德国）、InCore Semiconductor（印度）、Semidynamics（巴塞罗那）

(2)EDA工具供应商

Synopsys新思科技（美国）、铿腾电子（Cadence Design Systems）（美国）、Breker Systems（美国）、Silvaco（美国）、

安世亚太（Ansys）（中国）、明导（Mentor，西门子旗下业务）（德国）、OneSpin Solutions（德国）

(3)RISC-V 软件开发工具与操作系统

新思科技的Metaware：方案功能完备，包含支持ARC 系列及全新 RISC-V ARC-V 系列处理器嵌入式应用开发、调试与优化所需的全部组件，工具链全面支持 ARC-V 全系列处理器。

Red Hat：积极支持RISC-V 技术，专注于将 Red Hat Enterprise Linux（RHEL）等企业级解决方案适配并优化于 RISC-V 架构。

Imperas（英国）：提供RISC-V CPU 模型及仿真开发工具，支持基于 RISC-V 的处理器验证与调试。

Emproof（德国）：为嵌入式系统提供安全与IP 完整性解决方案，通过独特技术保护算法与数据，保障设备整体安全。

Canonical（南非）：积极为RISC-V 架构适配并优化 Ubuntu 操作系统，通过 Ubuntu 移植、性能优化及软件兼容性适配，为 RISC-V 开源指令集架构（ISA）生态贡献力量。

风河： 风河开物RTOS支持32位、64位以及多核处理器,包括Intel,Arm、和Powe r和RISC-V架构。。

Google (Android) （美国）：已宣布将Android 系统移植适配至 RISC-V 指令集架构。

openSUSE：已经支持了一些RISCV64 机器。

Codeplay (Intel) ：这家公司专攻异构计算系统软件开发工具与技术，聚焦AI、HPC及汽车行业的编程解决方案。最新的 oneAPI 构建套件 4.0 版本中，引入了 RISC-V 原生主机，既支持本地主机，也支持跨平台编译。

RISC-V Software Ecosystem (RISE) ：谷歌、英特尔、平头哥等13家企业发起的全球RISC-V软件生态计划，致力于构建面向主机处理器的强大软件生态，涵盖编译器、工具链、系统库、内核、虚拟化、编程语言、Linux 发行版集成及调试分析工具。

(4)搭载RISC-V 的FPGA

Efinix（美国）：Trion FPGA 平台及配套设计工具支持 RISC-V 设计。

AMD的Xilinx：提供Versal ACAP 和 Vivado 设计套件等 FPGA 平台，通过工具支持 RISC-V 实现，并提供 RISC-V 核集成至 FPGA 的相关资源。

Intel的Atlas：提供Intel Agilex 和 Intel Quartus Prime 设计软件等 FPGA 产品，尽管侧重自有指令集架构，但工具套件支持 RISC-V 核集成至其 FPGA 平台。

微芯科技（Microchip，美国）：PolarFire FPGA 系列和 Libero SoC 设计套件等 FPGA 解决方案，提供 RISC-V 核集成至 FPGA 平台的工具与 IP 支持。

莱迪思半导体（Lattice Semiconductor，美国）：提供Lattice Nexus 平台和 Lattice Diamond 设计软件等 FPGA 解决方案，主打低功耗、小尺寸 FPGA，同时提供 RISC-V 核集成工具。

QuickLogic（美国）：推出QuickLogic EOS S3 和 SensiML Analytics Toolkit 等 FPGA 解决方案，提供支持 RISC-V 核集成的工具与 IP，专注低功耗及人工智能应用场景。

当然，除了SHD列举出来的那些，中国的玩家也是有很多的，比如奕斯伟、芯来科技、阿里巴巴、北京开源芯片研究院、华为海思、赛昉科技等等，感觉已经到了赛道拥挤，很内卷的程度了。

四、RISC-V各领域应用实例

1．RISC-V和AI

RISC-V可以在三个层面和结合：

首先它可以作为AI SOC的控制大脑对芯片资源进行配置、管理、调度；

其次它的V扩展指令能直接高效的处理AI计算中常见的并行数据；

第三可通过自定义指令直接将AI算法中的关键操作在硬件层面实现。

下面我们来看几个例子：

(1)Nvidia

Nvidia用RISC-V的核心来对它GPU上的资源进行管理。Nvidia每年出货数百万张GPU，每颗芯片上都存在10~40颗RISC-V核心。

我们以Blackwell为例，看下RISC-V的核心在其中的位置：

上图中的AMP（AI管理处理器）就是基于专用的RISC-V处理器实现的。AMP是 GPU 上一款完全可编程的上下文调度器，可将 GPU 上下文的调度工作从系统 CPU 中卸载出来。相较于传统 CPU 驱动的调度方式，它能以更低延迟实现 GPU 上下文的快速调度。

英伟达至少开发了三款RISC-V微控制器核心：NV-RISCV32（RV32I-MU，顺序单发核心）、NV-RISCV64（RV64I-MSU，乱序双发核心）和NV-RVV（RV32I-MU，NVRISCV32+1024位矢量扩展）。

(2)Rivos（Meta）

2025 年 10 月 2 日，Meta 工程副总裁 Song Yee Jiun 正式确认了对RISC-V 芯片初创公司 Rivos的收购计划。

Rivos和meta platform平台有合作，应该参与了MTIA 1i和MTIA 2i计算引擎的设计。

下面是Rivos网站上关于它的多芯片组SOC的说明图：这款SOC融合了高性能 RISC-V RVA23 CPU 核心、Rivos 单指令多线程（SIMT）GPGPU，采用统一内存架构，同时集成片上HBM3e与DDR5 RDIMMs，兼容CUDA-X，可用于从模型训练、推理到推理决策的各类 AI 任务。

支持风冷、液冷，支持多种系统集成方案，比如：即插即用的PCIe CEM 卡、自托管 AI 一体机服务器等。

(3)其它

用于AI加速的还有SiFive、Tenstorrent、Semidynamic、Untether ai（现已被AMD收购）等，感兴趣的同学可以自行搜索学习。

2．RISC-V和汽车

汽车行业需要RISC-V，原因有四：

首先，RISC-V的开放标准避免了被单一私有架构锁定的风险，车企和Tier1可以更深度地参与芯片设计，实现技术自主，这点尤其对中国车企具有吸引力；

其次，RISC-V的模块化和可扩展性允许厂商为不同ECU定制指令集和硬件加速单元，打造“恰到好处”的芯片，实现性能和功耗的最佳平衡；

第三，RISC-V具有成本优势，免授权费在需要大量芯片的汽车行业中意义重大，能有效降低BOM成本；

第四，未来的“软件定义汽车”需要巨大的算力。通过RISC-V，可以更灵活地设计异构计算架构，集成多种不同定位的核心（控制、实时、AI加速），来形成新的软硬件解决方案。

由英飞凌、恩智浦、博世、高通、北欧半导体、意法半导体合资的Quintauris公司成立于2023年。它的目标是推动 RISC-V 在全球范围内的普及。它致力于汽车、工业和物联网应用的下一代硬件的开发、提供参考架构并建立行业解决方案，最初专注于汽车领域。

英飞凌将RISC-V推进分为下面三阶段，据英飞凌在RISC-V中国峰会上的演讲，目前已经有了一个虚拟的原型系统，目前生态伙伴们正在帮助一起构建底层架构。

听起来也就是说他们的产品还没量产，但想先把圈子建起来的感觉。

中国这块的企业也有不少，比如紫荆半导体的紫荆M100、二进制半导体的DF30、晶心科技的N25F-SE/D25F-SE、奕斯伟的S500A/R520A等等，有兴趣的小伙伴可以自行扩展阅读下。

3．高性能RISC-V处理器

在物联网和微控制器领域，RISC-V已获得成功，但这类市场价值密度低，利润薄，服务器、数据中心、高性能计算、高端网络等高性能领域是芯片产业的“利润高地”。

只有在这里取得一席之地，RISC-V才能从“技术现象”升级为“产业支柱”，吸引最顶尖的人才、资金和生态伙伴，形成良性循环。

而高性能领域也为RISC-V打开了机会之窗：复杂的国际环境下中国需要实现技术自主可控的战略诉求、微软谷歌等巨头渴望打破x86的垄断寻求供应链的多样化和议价权，而从技术上来看，RISC-V允许打造“精准且极致”的解决方案，在AI、DPU、存储处理等场景下具有优势。

（1）玄铁C930

玄铁C930是阿里巴巴达摩院面向服务器场景的高性能处理器，其通用算力性能在 SPECint2006 基准测试中达到 15/GHz。

对比ARM：Cortex-A72 的SPECint2006/GHz大约在 10 左右；Cortex-A76大约在 18 左右，可以看出C930已经取得了很了不起的成就了。

下面是官网上它的设计示意图以及规格：

另外，玄铁在生态建设上也很积极，毕竟生态起来了，IP才有使用场景，才能大规模盈利。

玄铁在生态建设上通过“无剑”软硬件全栈平台大幅降低高端芯片的设计门槛，同时积极主导开发者社区、技术联盟和行业合作，全力推动基础软件（如Linux、安卓）的迁移与优化，并借助阿里云场景进行垂直整合，旨在快速构建一个从芯片IP到终端应用、以自身技术为核心的产业闭环，从而挑战ARM生态的现有格局。

（2）香山昆明湖

“香山”是一个开源高性能RISC-V处理器项目，由中国科学院计算技术研究所主导。目前已经有三套开源的CPU子系统，其中昆明湖V2 15分对标ARM A76，而V3 22分对标ARM N2。

4．RISC-V和DPU

DPU的核心思想是异构计算，即将CPU不擅长的任务（如网络数据包处理、存储协议卸载、安全加解密）卸载到专用的硬件加速单元上。RISC-V的模块化指令集和可扩展性可为此提供支持。

RISC-V的硬件设计更简洁，可以在更低的功耗下实现更高的吞吐量。这对于需要处理大量数据但空间和功耗受限的DPU来说至关重要。

（1）NVIDIA的BlueFiled DPU

在NVIDIA的BlueField系列DPU中，就使用了多个自研的RISC-V核心。

据NVIDIA官网介绍，它的DPA就是一个RISC-V处理器集群。

（2）翼华科技

翼华科技的胡昭明在RISC-V中国峰会上进行了《翼华自研RISC-V Core在DPU上的运用》的演讲。

他介绍了基于RISC-V的DPU是怎么做优化的：

以及他们自研的RISC-V核和SOC设计：

从伯克利校园里的一个暑期研究项目，到如今在全球AI、汽车、数据中心等关键领域激起创新涟漪，RISC-V的征程清晰地诠释了“开放”的力量。

它并非意在简单地复制一个与ARM或x86抗衡的第三方阵营，而是要创建一个更具活力、更多样化的计算生态。

正如Linux在操作系统领域所取得的成功一样，RISC-V正沿着相似的路径，通过社区协作和产业合力，逐步填补高性能芯片产品的空白，并致力于解决指令集碎片化等挑战。

前方的道路依然漫长，尤其是在构建统一且繁荣的软件生态方面。然而，其内核中蕴藏的开放、简约与灵活基因，使其天然成为应对AIoT、异构计算时代多样化算力需求的有力答案。

RISC-V，未来可期，加油吧！