超越摩尔定律的范式转移：面向三维异构集成的铜-铜低温键合技术及其材料与工艺协同优化

《面向三维异构集成的铜-铜低温键合技术及其材料与工艺优化：技术、挑战及趋势》

王文广（kdd.wang@gmail.com）

随着人工智能（AI）和高性能计算（HPC）需求的爆发式增长，传统半导体制程微缩（摩尔定律）带来的性能提升和成本效益正逼近物理极限与经济拐点。三维异构集成（3D Heterogeneous Integration）作为“超越摩尔定律”（More than Moore）时代的核心技术路径，通过在垂直维度上堆叠和互连不同功能、不同工艺节点的芯片，为延续芯片性能增长开辟了新范式。铜-铜（Cu-Cu）混合键合技术，凭借其在高密度、高带宽、低功耗互连方面的显著优势，成为实现高级三维集成的关键。本文基于对Cu-Cu键合在材料微观结构调控、先进工艺流程开发以及未来市场趋势等方面的深入分析，系统性地探讨了该技术的核心挑战、突破路径及未来展望。文章明确指出，通过对铜金属微观结构（如细晶粒、纳米孪晶）的精确控制以降低键合温度，以及通过创新的“拾取-放置与集体键合”（Tack and Collective Bonding）工艺流程以提升良率和生产效率，是推动Cu-Cu混合键合技术从实验室走向大规模量产的两个核心驱动力。最终，这些技术突破将共同奠定AI时代下新一代高性能芯片的技术基石。本文基于三份论文/报告进行的深度技术解读，原始的论文与报告可以从“走向未来”【https://t.zsxq.com/xpWzq】知识星球中获取。

后摩尔时代的必然选择——三维异构集成

半导体产业过去数十年的发展，基本遵循着摩尔定律的轨迹，即通过不断缩小晶体管尺寸，在单位面积内集成更多的计算单元，从而实现性能提升和成本下降。然而，当制程节点进入5纳米及以下时，量子隧穿效应、散热瓶颈以及急剧攀升的研发与制造成本，使得二维（2D）平面微缩的道路愈发艰难。与此同时，AI大模型、自动驾驶、物联网等新兴应用对算力、带宽和能效提出了前所未有的要求，单一芯片的性能增长已无法满足系统级的需求。

在此背景下，芯片设计与制造的范式开始从“系统在芯片上”（System on Chip, SoC）向“芯片在系统中”（System in Package, SiP）演进。三维异构集成技术应运而生，它允许将逻辑、存储、射频、传感器等不同功能的裸片（Die）在垂直方向上进行高密度堆叠和互连。这种模式打破了传统SoC设计的限制，带来了几项革命性优势：

1. 极致的I/O密度与带宽：通过垂直互连，大幅缩短了芯片间的信号传输距离，减少了电阻、电容（RC）延迟和功耗，实现了远超传统封装技术的互连密度和数据带宽。
2. 灵活的功能组合与上市周期：允许采用最优工艺节点分别制造不同功能的裸片，然后进行集成，实现了技术与成本的最优化组合，并加速了产品的迭代与上市。
3. 更小的封装尺寸：垂直堆叠显著减小了系统的整体占用面积，满足了移动设备等对小型化、轻薄化的极致追求。

为了实现间距（Pitch）在10微米乃至1微米以下的超高密度三维互连，传统的焊料微凸点（Solder Microbumps）技术面临着焊料桥接、金属间化合物（IMC）生成导致可靠性下降等难以逾越的障碍。因此，无焊料的铜-铜（Cu-Cu）直接键合技术，特别是将铜互连盘（Pad）与周围的介电材料（如SiO₂）同时键合的混合键合（Hybrid Bonding）技术，被业界公认为最具潜力的解决方案。它不仅提供了卓越的导电性和抗电迁移能力，还为实现更精细的互连间距铺平了道路，成为推动半导体产业进入“三维新纪元”的核心引擎。从CMOS图像传感器（CIS）到3D NAND闪存，再到高带宽内存（HBM）和未来的逻辑芯片分区（SoC Partitioning），混合键合技术正逐步渗透到半导体制造的各个领域。如果您对驱动这一切的人工智能应用本身更感兴趣，欢迎加入“走向未来”知识星球，一起探讨生成式人工智能、大模型和AIGC的产品、技术和应用实践，探讨如何使用各种不同的人工智能大模型和智能体来为工作增效，为生活添彩。点击链接（https://t.zsxq.com/xpWzq）或扫码加入“走向未来”知识星球，一起走向AGI的未来。

核心技术剖析：铜-铜（Cu-Cu）直接键合的机遇与挑战

Cu-Cu直接键合依赖于铜原子在两个紧密接触的表面之间的跨界面扩散，从而形成一个无缝的、类似单晶的金属连接。这一过程看似简单，但在实际的高容量制造（High-Volume Manufacturing, HVM）中却充满了挑战。

机遇：Cu-Cu键合的内在优势

与传统技术相比，Cu-Cu键合的优势明确且巨大：

• 卓越的电气性能：纯铜的电阻率远低于焊料，能够有效降低互连电阻，减少信号损失和功耗。
• 优异的可靠性：消除了焊料和铜之间形成的脆弱的IMC层，显著提升了连接点的机械强度和长期可靠性，特别是在热循环和电迁移方面。
• 极高的互连密度：混合键合工艺允许将互连间距缩小至微米甚至亚微米级别，为实现每平方毫米超过10,000个连接点的I/O密度提供了可能。

核心挑战：通往规模化量产的三大障碍

尽管前景广阔，但Cu-Cu混合键合的商业化进程始终被几个关键技术难题所困扰。

1. 高温工艺限制与热预算（Thermal Budget）冲突： 传统的Cu-Cu键合需要在300-400°C甚至更高的温度下进行长时间退火，以驱动铜原子的充分扩散。然而，如此高的温度对于许多先进器件是不可接受的。例如，DRAM等存储器件对温度极为敏感，高温会导致其性能退化甚至失效。此外，不同材料（如硅、铜、电介质）之间热膨胀系数（CTE）的失配，会在高温处理过程中引发晶圆或芯片的严重翘曲（Warpage），导致后续光刻对准（Overlay）失败或键合界面产生巨大应力，最终影响良率和可靠性。因此，实现低温（通常指低于250°C）或室温键合，是扩大Cu-Cu技术应用范围的首要前提。
2. 对键合前表面条件的极端敏感性： Cu-Cu键合的成败，在很大程度上取决于两个待键合表面在原子级别的洁净度和光滑度。铜是一种化学性质活泼的金属，在空气中极易形成一层几纳米厚的氧化层（CuOₓ），这层氧化物会严重阻碍铜原子的直接接触和扩散。此外，来自前道工序（如化学机械抛光CMP、切割Dicing）的任何微小颗粒污染物、表面划痕或化学残留，都会在键合界面造成空洞（Void），导致电气连接失败或机械连接薄弱。对于芯片到晶圆（Chip-to-Wafer, C2W）的应用场景，由于裸片在切割和转移过程中暴露于外部环境，维持其表面的整洁（pristine） 状态尤为困难，且一旦键合失败，返工（Rework）选项非常有限。
3. 芯片级集成的良率与效率瓶颈： 与晶圆到晶圆（Wafer-to-Wafer, W2W）键合相比，C2W集成为异构系统提供了更高的灵活性，并允许使用“已知良好裸片”（Known-Good-Die, KGD）来提升最终产品的整体良率。然而，传统的芯片键合设备通常是串行工作的，即一次处理一个芯片。考虑到Cu-Cu键合所需的热压时间和精确对准要求，这种串行方式的生产效率（Throughput）极低，难以满足大规模生产的成本要求。如何在保证高精度对准和高良率的同时，找到一种高效的、可扩展的芯片级Cu-Cu键合方案，是其商业化的关键。

技术突破路径一：从铜的微观结构调控出发，实现低温键合

为攻克高温工艺的限制，研究人员将目光投向了键合材料本身——铜。通过在电化学沉积（Electrodeposition）过程中调控镀液配方和电镀条件，可以定制出具有特殊微观结构的铜薄膜，这些结构能够显著增强铜原子在较低温度下的迁移和扩散能力。目前，两种主流的技术路径已展示出巨大潜力。

1. (111)取向纳米孪晶铜（(111)-oriented, Nanotwinned Cu）

在面心立方（FCC）晶体结构的铜中，(111)晶面是原子排列最紧密的晶面，拥有最低的表面能。纳米孪晶铜则是在晶粒内部引入了大量平行的孪晶界（Twin Boundaries）。当铜薄膜同时具备高度的(111)取向和高密度的纳米孪晶结构时，其在键合过程中表现出独特的优势。研究表明，(111)表面上的原子具有更高的表面扩散率。在施加压力时，高密度的孪晶界能够促进晶界的滑移和蠕变（Creep），使得铜能够在较低的温度下发生塑性变形，填补界面间的微小间隙，实现更大面积的原子级接触。实验数据证实，采用该技术的铜表面在CMP后，(111)取向的面积占比可高达97.3%，为低温键合提供了理想的表面条件。

2. 细晶粒铜（Fine-grained Cu）

另一种有效策略是沉积具有极细晶粒（通常在几十纳米量级）的铜薄膜。根据材料学理论，晶界是原子扩散的高速通道。晶粒尺寸越小，单位体积内的晶界密度就越高，从而为铜原子提供了更多的扩散路径。这使得细晶粒铜在较低温度下就能表现出比粗晶粒铜高得多的整体扩散速率，从而加速了键合界面的愈合。

深度洞察：稳定性是决定微观结构调控成败的关键

然而，仅仅获得理想的微观结构是不够的。一个可用于大规模生产的铜薄膜，其微观结构必须在室温下长时间保持稳定，并能经受住CMP等后续工艺步骤的考验。

研究发现，传统的粗晶粒铜（Coarse-grained Cu, CG）在电镀后，其内部晶粒会在室温下发生自发性的再结晶和长大（即“自退火”现象），在24小时内晶粒尺寸急剧增加，原有的织构（Texture）也发生改变。这种不稳定性使得工艺控制变得极为困难。

相比之下，经过优化的细晶粒铜（Fine-grained Cu, FG）配方则表现出卓越的室温稳定性。其平均晶粒尺寸在超过4个月的时间里几乎没有变化，并且在经历CMP工艺后，无论是体相还是表面的细晶粒结构都能被完好地保留下来。这种稳定性使其成为一种可预测、可控制的制造材料。

进一步的深入分析揭示了这种稳定性差异背后的物理机制：

• 内应力（Internal Stress）与应变（Strain）的作用：通过晶圆翘曲测量和X射线衍射（XRD）分析发现，不稳定的CG铜在沉积后处于较高的压缩应力状态，这种应力为晶粒长大提供了驱动力，随着自退火的进行，压应力逐渐释放。而稳定的FG铜沉积后则处于较低的拉伸应力状态，且其内部的微应变（Microstrain）也显著低于CG铜。研究者提出一个假设：当薄膜的内应力/应变低于某个临界阈值时，自发再结晶的驱动力不足，从而使细晶粒结构在室温下得以“冻结”。

• 掺杂物（Dopant）的双重角色：电镀液中的有机添加剂会以掺杂物的形式进入铜膜。适量的掺杂物可以钉扎（Pinning）晶界，抑制晶粒在室温下的长大，从而提高稳定性。然而，过高的掺杂物浓度会带来负面影响。例如，另一种高度掺杂的细晶粒铜（FG-B）虽然室温稳定性也很好，但在高温键合退火时，掺杂物会迁移聚集，在铜内部形成柯肯达尔空洞（Kirkendall Voids），损害连接的可靠性。同时，高掺杂还会增加铜的电阻率。

因此，最理想的细晶粒铜配方，是那种掺杂物浓度足够低，既能保证室温稳定性，又能在最终的高温键合步骤中允许晶粒充分长大（晶粒尺寸可增长近30倍）以降低电阻率，且不形成空洞的配方。 这种对微观结构、应力状态和杂质含量的协同控制，是低温键合技术从材料层面取得突破的核心。

技术突破路径二：从工艺流程创新出发，提升键合良率与效率

在解决了低温键合的材料基础后，下一个挑战是如何在实际生产中，特别是要求更高的C2W集成中，高效、可靠地完成键合过程。为此，一种创新的工艺流程——“拾取-放置与集体键合”（Tack and Collective Bonding）被提了出来。

1. 传统Pad-to-Pad键合的结构性局限

在分析新工艺之前，需要理解传统键合方式的痛点。传统的Cu-Cu互连通常采用两个平坦的铜盘（Pad）直接相对键合。这种结构的成功极度依赖于CMP后铜盘相对于周围介电材料的凸起高度（Recess）的精确控制。如果铜盘凹陷，两个表面就无法有效接触，导致键合失败。这种对纳米级形貌均匀性的苛刻要求，在C2W应用中更难保证。

2. 结构创新：Pillar-to-Pad（柱-盘）结构

为解决这一问题，研究者引入了铜柱（Pillar）结构。在一个晶圆上制作微米级的铜柱，而在配对的芯片上制作平坦的铜盘。键合时，由铜柱的高度来确保两个表面的有效接触，这大大降低了对CMP平坦度的敏感性，为C2W集成提供了一个更稳健的物理基础。

3. 工艺流程创新：“拾取-放置与集体键合”

该流程巧妙地将高精度的芯片放置与耗时的热压键合过程分离，并通过一个中间载体晶圆（Handle Wafer）解决了C2W过程中的表面污染和处理难题。其核心步骤如下：

• 步骤一：拾取与放置（Tack Bond）：
  1. 首先，在一个临时的300mm硅基载体晶圆表面，旋涂一层特殊的热分解牺牲粘合剂（如聚碳酸亚丙酯，PPC）。
  2. 使用高精度的芯片贴片机（Die Bonder），将经过测试的KGD芯片从华夫盘（Waffle Tray）中取出，逐一精确地对准并“粘贴”到载体晶圆上。这个过程在较低的温度（如140°C）和压力下快速完成，仅起到临时固定作用，耗时短。
• 步骤二：集体键合（Collective Bonding）：
  1. 此时，所有待键合的芯片被重构（Reconstructed）成一个完整的晶圆形态。这使得我们可以利用标准的晶圆级处理设备，对所有芯片的键合表面进行同步的、最终的清洗和表面活化（如使用兆声波去离子水清洗和柠檬酸去除氧化层）。这是该工艺流程最关键的优势所在，它完美解决了单个芯片在转移过程中易被污染的难题。
  2. 随后，将这个载有芯片的载体晶圆与目标器件晶圆（带有铜柱）进行面对面对准。
  3. 将对准后的晶圆对放入晶圆键合机中，在真空环境下，施加统一的高温（如400°C）和高压（如30kN），进行一次性的、并行的集体热压键合。
  4. 在此过程中，铜柱与铜盘之间形成牢固的Cu-Cu键，同时，位于芯片背面的牺牲粘合剂PPC会完全分解成气态产物挥发掉。
• 步骤三：载体移除： 键合冷却后，载体晶圆由于粘合剂的分解而自动与芯片分离，轻松移除，完成了所有芯片从载体晶圆到目标晶圆的批量转移。

核心优势分析

这种创新的两步法工艺流程，精准地解决了前述的C2W集成瓶颈：

• 效率：将慢速的热压过程变为并行操作，极大提升了生产效率，解决了传统串行C2W键合的吞吐（Throughput）问题。
• 良率：通过中间载体晶圆重构晶圆形态，使得在键合前的最后一刻进行高质量的晶圆级表面处理成为可能，最大限度地减少了表面污染和氧化对键合质量的影响。实验证明，该方法的中位电气良率超过87%，部分芯片甚至达到100%，物理拉伸测试也证实了极高的键合强度。
• 灵活性与可扩展性：该流程兼容标准的半导体设备，具有良好的扩展性。失效分析表明，当前的主要失效模式来自外部的切割污染，这意味着通过引入等离子切割等更洁净的芯片分割技术，良率还有进一步提升的空间。

市场趋势与未来展望：混合键合技术的广阔前景

得益于材料和工艺层面的双重突破，Cu-Cu混合键合技术正迅速从概念走向大规模商业应用，成为驱动下一代半导体发展的关键技术。

1. 应用驱动的全面渗透

混合键合的应用版图正在迅速扩张：

• CMOS图像传感器（CIS）：最早实现混合键合大规模量产的领域。通过将光电二极管阵列与逻辑电路堆叠，实现了像素性能和处理速度的大幅提升。
• 3D NAND闪存：如长江存储的Xtacking®架构，通过将存储阵列和外围电路在两片独立的晶圆上制造再进行键合，优化了各自的制造工艺，提升了存储密度和I/O速度。
• 高带宽内存（HBM）与下一代DRAM：为了堆叠更多层的DRAM裸片并实现更高的带宽，混合键合正成为替代TSV（硅通孔）微凸点的下一代技术，可将互连间距从5µm级别进一步缩小至3µm甚至更低。
• 高性能逻辑芯片：混合键合正在赋能全新的逻辑芯片架构。例如，通过SoC分区，可以将一个大的单片SoC拆分成多个功能芯粒（Chiplet），再通过混合键合堆叠，实现比2.5D封装更高的性能和更低的功耗。另一大趋势是背面供电网络（Backside Power Delivery Network, BSPDN），将供电网络转移到晶圆背面，通过混合键合与正面的晶体管层连接，从而释放正面宝贵的布线资源，提升逻辑密度和性能。

2. 持续微缩带来的新挑战

随着互连间距向亚微米（如300nm）甚至更小的尺寸迈进，混合键合技术自身也面临着新的挑战：

• 铜盘尺寸的物理极限：更小的铜盘意味着更小的铜体积，这会缩小键合的工艺窗口，对CMP后的形貌控制、表面洁净度提出更苛刻的要求，防止铜盘在CMP过程中被过度腐蚀（Erosion）变得至关重要。
• 对准套刻精度（Overlay）的终极考验：当互连密度极高时，两个晶圆间的对准精度需要达到纳米级别。晶圆在经历不同薄膜沉积、CMP等工艺后会产生内部应力的重新分布，导致非线性的形貌变化（Distortion）。这种变化会直接影响最终的键合套刻精度。如何精确预测、测量并补偿这些由上游工艺引入的晶圆畸变，甚至通过光刻预补偿（Litho Pre-compensation）来校正系统性误差，将是实现超小间距混合键合的关键。
• 新介电材料的需求：传统的SiO₂虽然性能稳定，但其热导率较低。为了更好地管理三维堆叠带来的散热问题，业界正在探索如SiCN、AlN等具有更高热导率、同时兼容低温键合工艺的新型介电材料。
• 键合物理过程的精细控制：在晶圆键合时，接触点会以“键合波”（Bondwave）的形式从初始接触点向四周扩散。键合波的传播速度和均匀性对最终的键合质量和套刻精度有直接影响。未来，通过对晶圆表面化学状态（如亲水性）的精细工程化调控，来管理键合波的行为将变得愈发重要。

结论：迈向“芯”三维时代的技术基石

三维异构集成已经不是一个选项，而是延续半导体产业发展的必然路径。在这场深刻的技术变革中，铜-铜混合键合扮演着无可替代的基石角色。其发展路径清晰地展示了现代半导体制造的复杂性与精妙性：成功不仅依赖于单一环节的突破，而是需要材料科学、工艺工程、设备开发和系统设计等多个领域的协同创新。

通过对铜微观结构的深度理解和精确调控，我们正在突破长期以来束缚键合工艺的温度瓶颈，使其能够兼容更多对热敏感的先进器件。通过对制造流程的颠覆性创新，如“拾取-放置与集体键合”，我们正在解决芯片级高密度集成在良率、效率和成本上的核心痛点。这两条技术路径的交汇与成熟，正将Cu-Cu混合键合技术推向量产的快车道，为AI芯片、HPC、先进存储器等关键应用解锁前所未有的性能潜力。未来，虽然挑战依然存在，但随着业界对键合物理机制的理解不断深入，以及整个生态链的协同努力，混合键合技术必将支撑我们构建起一个更加强大、高效和智能的“芯”三维世界。技术的发展终将服务于应用，硬件的革新最终是为了迎接AGI时代的到来。欢迎加入【走向未来】知识星球！在这里，我们共同探索生成式AI、大语言模型、AI芯片与AIGC的无限可能——从技术原理到产品落地，从应用实践到未来趋势。无论是AI和智能体为工作提效，还是为生活添彩，这里都有你想了解的答案，和一群志同道合的伙伴。在【走向未来】知识星球，你可以轻松学会调用各类大模型与智能体，解锁高效与创意并存的新方式，一起见证AI如何重塑我们的日常，一步步走近AGI的精彩未来。点击链接【https://t.zsxq.com/xpWzq】或扫码加入我们，马上启程，和我们一起——走向未来，不负热爱！