LVDS、PECL 和 CML输出/入结构介绍

1. PECL 接口

PECL 由 ECL 标准发展而来，但在 PECL 电路中使用的是正电源。PECL 信号的摆幅相对 ECL 要小，这使得该逻辑更适合于高速数据的串行或并行连接。PECL 标准最初由 Motorola 公司提出， 经过很长一段时间才在电子工业领域推广开。

1.1  PECL 输出结构

PECL 电路的输出结构如图 1 所示，包含一个差分对管和一对射随器。输出射随器工作在正电源范围内，其直流电流始终存在，这样有利于提高开关速度，保持较快的关断时间。PECL 输出的适当端接是连接 50Ω 电阻至(VCC-2V)电平。在这种端接条件下，OUT+与 OUT-的典型值为(VCC- 1.3V)，输出直流电流约为 14mA。PECL 结构的输出阻抗很低，典型值约为(4-5)Ω，这表明它有很强的驱动能力。但当负载与 PECL 的输出端之间有一段传输线时，低阻抗造成的背向端接失配将导致信号的高频失真。

1.2  PECL 输入结构

PECL 输入结构如图 2 所示，它是一个具有高输入阻抗的差分对。该差分对共模输入电压需偏置到(VCC-1.3V)，这样允许的输入信号电平动态范围最大。

1. CML 接口

CML 是所有高速数据接口形式中最简单的一种，片内输入与输出端接减少了设置工作条件所需的外围器件数量。CML 输出所提供的信号摆幅较小，从而功耗更低。此外，50Ω 背向终端匹配减小了背向反射，从而降低了高频失真。

2.1  CML 输出结构

CML 的输出电路形式是一个差分对管，该差分对的集电极电阻为 50Ω，如图 3 所示。输出信号的高低电平切换是靠共发射极差分对管的开关控制的。假定电流源的典型值为 16mA，CML 输出负载为上拉至 VCC 的 50Ω 电阻，则单端 CML 输出信号的摆幅为 VCC 至(VCC-0.4V)。在这种情况下，CML 差分输出信号摆幅典型值为 800mV， 共模电压为(VCC-0.2V)。对同一个电流源来说， 若 CML 输出采用交流耦合至 50Ω 负载，这时的直流阻抗由 50Ω 集电极电阻决定。CML 输出共模电压变为(VCC-0.4V) ，差分信号摆幅仍为800mVP-P。在交流和直流耦合情况下输出波形如图 4 所示。

2.2 CML 输入结构

CML 输入结构有几个重要特点，这也使它在高速数据传输中成为常用的方式。如图 5 。

1. LVDS 接口

LVDS 用于低压差分信号点到点的传输，该方式有若干优势，使其更具有吸引力。较小的信号摆幅使得功耗较低，一般负载阻抗为 100Ω 的差分线上的电流不超过 4mA。这一特征使得 LVDS 适合做并行数据传输。此外信号的电平很低，从而使得该结构可以在 2.5V 的低电压下工作。LVDS 输入信号电压可以从 0V 到 2.4V 变化，单端信号摆幅为 400mV，这样允许输入共模电压从0.2V 到 2.2V 范围内变化，也就是说 LVDS 允许驱动器和接收器两端地电势有±1V 的落差。

3.1 LVDS 输出结构

电路如图 6 所示。电路差分输出阻抗典型值为 100Ω，表 III 列出了其它一些输出指标。

3.2  LVDS 输入结构

LVDS 输入结构如图 7 所示，IN+与 IN-输入差分阻抗为 100Ω。为适应共模电压宽范围内的变化，输入级还包括一个自适应电平转换电路，该电路将共模电压设置为一固定值，该电路后面是一个施密特触发器。施密特触发器的输入门限具有滞回特性，触发器后级是差分放大器。